



# ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES Y DE TELECOMUNICACIÓN

Titulación:

INGENIERO TÉCNICO INDUSTRIAL ELÉCTRICO

Título del proyecto:

DISEÑO Y DESARROLLO DE UN ELEVADOR DC-DC DE  
UN SAI DE 1500W

Jorge González Cruz

Tutor (UPNA): Luís Marroyo

Tutor (IED): Ramón Navarro

Pamplona, Abril de 2011

## ÍNDICE DE CONTENIDOS

<b>ÍNDICE DE CONTENIDOS</b>	<b>1</b>
<b>ÍNDICE DE FIGURAS</b>	<b>4</b>
<b>1 INTRODUCCIÓN</b>	<b>7</b>
<b>2 OBJETIVO Y DATOS DE PARTIDA</b>	<b>8</b>
<b>3 ETAPAS Y PLAZOS DE EJECUCIÓN</b>	<b>9</b>
<b>4 COMPARATIVA DE LOS DIFERENTES TIPOS DE SAI</b>	<b>10</b>
<b>4.1 SAI OFF-LINE</b>	<b>10</b>
<b>4.2 SAI ON-LINE</b>	<b>11</b>
<b>4.3 SAI ESCOGIDO</b>	<b>12</b>
<b>5 ESTUDIO DEL ELEVADOR</b>	<b>13</b>
<b>5.1 ESTUDIO DE LA TOPOLOGÍA A EMPLEAR</b>	<b>14</b>
5.1.1 FLYBACK O INDIRECTO	18
5.1.2 FORWARD O DIRECTO	23
5.1.3 PUSH-PULL	27
5.1.4 HALF-BRIDGE	32
5.1.5 FULL-BRIDGE	33
5.1.6 TOPOLOGÍA SELECCIONADA	35
<b>5.2 ESTRATEGIA CONTROL</b>	<b>37</b>
5.2.1 CONTROL EN MODO TENSIÓN	39
5.2.2 CONTROL EN MODO CORRIENTE	40
5.2.3 ESTRATEGIA DE CONTROL SELECCIONADA	43
<b>5.3 ESTUDIO DE LOS INTERRUPTORES</b>	<b>44</b>
5.3.1 TRANSISTORES BIPOLARES (BJT)	45
5.3.2 MOSFET	47
5.3.3 IGBT	49
5.3.4 INTERRUPTOR SELECCIONADO	51

<b>6</b>	<b><i>DISEÑO</i></b>	<b>52</b>
<b>6.1</b>	<b>DISEÑO DE LA FUENTE</b>	<b>53</b>
6.1.1	DISEÑO DEL FILTRO	55
6.1.2	DISEÑO DEL TRANSFORMADOR	59
<b>6.2</b>	<b>DISEÑO DEL CONTROL</b>	<b>61</b>
6.2.1	DISEÑO DEL CICLO DE TRABAJO	63
6.2.2	DISEÑO DEL PROPORCIONAL INTEGRAL (PI)	64
<b>6.3</b>	<b>DISEÑO DEL REGULADOR DE TENSIÓN</b>	<b>66</b>
<b>6.4</b>	<b>DISEÑO DEL ACONDICIONADOR DE LA TENSIÓN DE SALIDA</b>	<b>67</b>
<b>6.5</b>	<b>DISEÑO DEL CIRCUITO DE LOS DRIVERS</b>	<b>68</b>
<b>6.6</b>	<b>DISEÑO DEL DIVISOR DE TENSIÓN</b>	<b>69</b>
<b>6.7</b>	<b>ESQUEMA DEL DISEÑO</b>	<b>70</b>
<b>7</b>	<b><i>SIMULACIONES</i></b>	<b>72</b>
7.1	SIMULACIONES PSIM	72
7.2	SIMULACIONES MATLAB	75
<b>8</b>	<b><i>MONTAJE DEL PROTOTIPO</i></b>	<b>79</b>
8.1	IMÁGENES DEL PROTOTIPO EN PLACA DE FIBRA	80
8.2	IMÁGENES DEL PROTOTIPO EN PCB	81
<b>9</b>	<b><i>ANÁLISIS DE RESULTADOS</i></b>	<b>82</b>
9.1	RESULTADOS PLACA DE FIBRA	82
9.2	RESULTADOS PCB	86
<b>10</b>	<b><i>ANÁLISIS ECONÓMICO DEL PROYECTO</i></b>	<b>89</b>
10.1	COSTE DE MATERIAL	89
10.2	COSTE DE SUBCONTRATAS	90
10.3	COSTE DE HERRAMIENTAS Y MATERIAL INFORMÁTICO	90
10.4	COSTE DE PERSONAL	90
10.5	COSTE TOTAL DEL PROYECTO	91
<b>11</b>	<b><i>CONCLUSIONES</i></b>	<b>92</b>

<b>12</b>	<b>BIBLIOGRAFÍA</b>	<b>93</b>
<b>13</b>	<b>ANEXOS</b>	<b>95</b>
<b>13.1</b>	<b>HOJAS TÉCNICAS</b>	<b>96</b>
13.1.1	NÚCLEO DE FERRITA DE LA BOBINA	96
13.1.2	NÚCLEO DE FERRITA DEL TRANSFORMADOR	97
13.1.3	MOSFET IRFP150	98
13.1.4	DIODOS DEL PUENTE DE GRAETZ MUR1560	100
13.1.5	CHIP DE CONTROL UC3825	102
13.1.6	REGULADOR DE TENSIÓN TL783	107
13.1.7	AMPLIFICADORES TLV272	111
13.1.8	DRIVERS IR2110	119
13.1.9	OPTOACOPLADOR PC817X	124
<b>13.2</b>	<b>ESQUEMAS DE LA PCB</b>	<b>128</b>
13.2.1	CARA TOP	128
13.2.2	CARA BOTTON	129

## ÍNDICE DE FIGURAS

<i>Figura 3.1: Gráfica Gantt del proyecto.</i>	9
<i>Figura 4.1: Diagrama bloques SAI off-line.</i>	10
<i>Figura 4.2: Diagrama bloques SAI on-line.</i>	11
<i>Figura 4.3: Diagrama de bloques del SAI escogido.</i>	12
<i>Figura 5.1: Esquema buck.</i>	14
<i>Figura 5.2: Esquema boost.</i>	15
<i>Figura 5.3: Esquema buck-boost.</i>	16
<i>Figura 5.4: Esquema conversión de buck-boost a flyback.</i>	18
<i>Figura 5.5: Esquema flyback.</i>	18
<i>Figura 5.6: Formas de onda flyback continuo.</i>	21
<i>Figura 5.7: Formas de onda flyback discontinuo.</i>	22
<i>Figura 5.8: Esquema forward.</i>	23
<i>Figura 5.9: Formas de onda forward.</i>	23
<i>Figura 5.10: Esquema push-pull.</i>	27
<i>Figura 5.11: Formas de onda push-pull.</i>	31
<i>Figura 5.12: Esquema half-bridge.</i>	32
<i>Figura 5.13: Esquema full-bridge.</i>	33
<i>Figura 5.14: Formas de onda full-bridge.</i>	34
<i>Figura 5.15: Esquema control en modo tensión.</i>	39
<i>Figura 5.16: Esquema control en modo corriente.</i>	40
<i>Figura 5.17: Símbolo transistor BJT.</i>	45
<i>Figura 5.18: Cristales BJT.</i>	45
<i>Figura 5.19: Símbolo MOSFET.</i>	47
<i>Figura 5.20: Cristales MOSFET.</i>	47

<i>Figura 5.21: Símbolo IGBT.</i>	49
<i>Figura 5.22: Cristal IGBT.</i>	49
<i>Figura 6.1: Esquema de potencia del elevador.</i>	53
<i>Figura 6.2: Constantes de configuración de núcleo.</i>	56
<i>Figura 6.3: Dimensiones de un toroide.</i>	57
<i>Figura 6.4: Diagrama de bloques del control.</i>	61
<i>Figura 6.5: Esquema uc3825.</i>	61
<i>Figura 6.6: Diagrama bloques, lazo corriente simplificado.</i>	64
<i>Figura 6.7: Esquema del regulador de tensión.</i>	66
<i>Figura 6.8: Esquema acondicionador de señal de la tensión.</i>	67
<i>Figura 6.9: Esquema típico de los drivers.</i>	68
<i>Figura 6.10: Esquema del divisor de tensión.</i>	69
<i>Figura 6.11: Esquema del diseño. Parte 1.</i>	70
<i>Figura 6.12: Esquema del diseño. Parte 2.</i>	71
<i>Figura 7.1: Esquema PSIM.</i>	72
<i>Figura 7.2: Respuesta en el arranque en PSIM.</i>	73
<i>Figura 7.3: Oscilador y disparo de puerta en PSIM.</i>	73
<i>Figura 7.4: Respuesta ante una entrada escalón en PSIM.</i>	74
<i>Figura 7.5: Esquema de potencia en MATLAB.</i>	75
<i>Figura 7.6: Esquema de control en MATLAB.</i>	76
<i>Figura 7.7: Tensión de salida en el arranque en MATLAB.</i>	77
<i>Figura 7.8: Intensidad de la bobina en MATLAB.</i>	78
<i>Figura 7.9: Tensión de bus de entrada en MATLAB.</i>	78
<i>Figura 8.1: Imagen general del prototipo en placa de fibra.</i>	80
<i>Figura 8.2: Imagen placa de fibra.</i>	80

<b>Figura 8.3: Imagen PCB.</b>	<b>81</b>
<b>Figura 8.4: Imagen PCB sin transformador</b>	<b>81</b>
<b>Figura 9.1: Placa de fibra. Tensión del oscilador y compensación de rampa.</b>	<b>82</b>
<b>Figura 9.2: Placa de fibra. Señales de disparo de los MOSFET.</b>	<b>83</b>
<b>Figura 9.3: Placa de fibra. Tensión de entrada y de salida.</b>	<b>83</b>
<b>Figura 9.4: Placa de fibra. Tensión de primario y secundario.</b>	<b>84</b>
<b>Figura 9.5: Placa de fibra. Tensión rectificada.</b>	<b>84</b>
<b>Figura 9.6: Placa de fibra. Corriente en la bobina.</b>	<b>85</b>
<b>Figura 9.7: PCB. Tensión de salida a ciclo máximo.</b>	<b>86</b>
<b>Figura 9.8: PCB. Tensión de disparo de los MOSFET.</b>	<b>86</b>
<b>Figura 9.9: PCB. Tensiones del transformador y tensión DS de un MOSFET.</b>	<b>87</b>
<b>Figura 9.10: PCB. Tensiones del primario sin carga y con ella.</b>	<b>87</b>
<b>Figura 9.11: PCB. Tensión de salida.</b>	<b>88</b>
<b>Figura 10.1: Tabla del coste del material.</b>	<b>89</b>
<b>Figura 10.2: Tabla del coste de subcontratas.</b>	<b>90</b>
<b>Figura 10.3: Tabla del coste de herramientas y material informático.</b>	<b>90</b>
<b>Figura 10.4: Tabla del coste de personal.</b>	<b>90</b>
<b>Figura 10.5: Tabla del coste total del proyecto.</b>	<b>91</b>
<b>Figura 12.1. Cara top de la PCB.</b>	<b>128</b>
<b>Figura 12.2. Cara botton de la PCB.</b>	<b>129</b>

# 1 INTRODUCCIÓN

En este proyecto se ha diseñado y desarrollado un prototipo de la etapa de elevación de tensión continua de un sistema de alimentación ininterrumpida (SAI). El proyectante a realizado dicho proyecto en la empresa IED electronics, situada en el polígono Plazaola de Aizoáin, Navarra.

Las tareas que se han llevado a cabo durante el proyecto han sido:

- Estudio de las diferentes topologías.
- Estudio de la estrategia de control.
- Simulación y ajuste de parámetros del sistema completo en el entorno de PSIM y MATLAB-Simulink, haciendo uso del toolbox SimPowerSystem.
- Dimensionado de los componentes.
- Construcción del transformador y la bobina.
- Diseño de las PCBs.
- Construcción del prototipo.
- Pruebas de laboratorio de ajuste, comprobación y análisis de los resultados.



## 2 OBJETIVO Y DATOS DE PARTIDA

El objetivo de la empresa consiste en realizar un sistema de alimentación ininterrumpida (SAI) de elevada potencia. El proyectista se centrará en realizar la etapa de elevación de tensión, obteniendo un rizado mínimo y un buen ancho de banda. Los datos de partida para realizar dicha etapa son los siguientes:

- Potencia que debe ser capaz de entregar la fuente 1500W.
- Tensión de entrada 48V.
- Tensión de salida 325.27V.
- Control analógico con posibilidad de emplear un control digital en el futuro.
- La fuente ha de disponer aislamiento galvánico.

El proyectista durante el transcurso del proyecto deberá ampliar sus conocimientos de electricidad, electrónica y programación en diferentes lenguajes. Además deberá manejarse con soltura con la herramienta y aparatos de medida de los que dispone la empresa y ser capaz de manejar los diferentes programas informáticos:

- PSIM
- MATLAB Simulink
- OrCAD Capture
- OrCAD Layout
- C++, CCS
- MPLAB

### 3 ETAPAS Y PLAZOS DE EJECUCIÓN




Figura 3.1: Gráfica Gantt del proyecto.

## 4 COMPARATIVA DE LOS DIFERENTES TIPOS DE SAI

Existen dos tipos de SAI típicos, off-line y on-line. Vamos a hacer una pequeña comparativa para decidir que SAI es el que mejor se amolda a nuestras exigencias.

### 4.1 SAI OFF-LINE

El SAI off-line es el más común debido a su uso en PCs. La batería dará la energía necesaria al inversor para suplir un fallo en la red.

Sus principales ventajas son:

- Sencillo de implementar y bajo coste.
- Ligero.

Sus inconvenientes:

- No existe una protección contra armónicos.
- Existe un tiempo muerto que oscila entre 5 y 15ms.

El diagrama de bloques es el siguiente:




Figura 4.1: Diagrama bloques SAI off-line.

## 4.2 SAI ON-LINE

El SAI on-line se emplea cuando lo exige la aplicación, que suele ser cuando el tiempo muerto ha de ser muy pequeño. El inversor trabaja durante todo el tiempo.

Sus principales ventajas son:

- No existe tiempo muerto.
- Tensión estable.
- Ausencia de armónicos.

Sus inconvenientes:

- Más complejo de realizar y caro que el anterior.

El diagrama de bloques es el siguiente:




Figura 4.2: Diagrama bloques SAI on-line.

### 4.3 SAI ESCOGIDO

Finalmente el SAI escogido para nuestra aplicación es el off-line. Esto es debido a la aplicación de nuestro sistema, al cual no le afecta un pequeño tiempo muerto de realimentación.

A la entrada del inversor tenemos que tener una tensión continua de 325'27V. Existen dos soluciones para solventar este inconveniente. La primera es poner baterías en serie hasta llegar al valor adecuado. La otra solución, que es la que se ha escogido, consiste en elevar la tensión de las baterías.

El diagrama de bloques es el siguiente:




Figura 4.3: Diagrama de bloques del SAI escogido.

Como el objeto del proyecto es realizar la etapa del elevador del SAI nos centraremos a partir de ahora en su diseño y desarrollo.

## 5 ESTUDIO DEL ELEVADOR

El convertidor elevador a diseñar debe tener una serie de especificaciones:

- Aislamiento entre la fuente y la carga.
- Elevada eficiencia de conversión.
- Formas de onda en la entrada y salida con poca distorsión armónica total.
- Buen ancho de banda.

Para ello, la topología a emplear debe ser la que mejor se amolde a nuestros requisitos. Se realizará un pequeño estudio de las topologías más empleadas.

También se estudiará que control es más acorde para nuestro convertidor y el interruptor más adecuado.

## 5.1 ESTUDIO DE LA TOPOLOGÍA A EMPLEAR

Tenemos dos formas de modificar la tensión continua, reducirla o elevarla. Existen tres topologías que realizan estas modificaciones; el buck, el boost y el buck-boost que nos permite realizar las dos acciones con el mismo circuito.

### Buck o reductor:




Figura 5.1: Esquema buck.

Con el interruptor cerrado la tensión en el inductor es la tensión de entrada menos la tensión de salida  $V_L = V_{in} - V_{out}$ . La corriente aumenta linealmente. El diodo está en inversa por lo que no fluye corriente por él.

Con el interruptor abierto el diodo está polarizado directamente. La tensión en el inductor es  $V_L = -V_o$  y la corriente disminuye.

Si esta corriente llega a cero el sistema trabajará en discontinuo y si por el contrario, no llega a cero trabajará en continuo, como es el caso de la figura 5.1.

**Boost o elevador:**




Figura 5.2: Esquema boost.

Cuando el interruptor está cerrado, la bobina  $L$  almacena energía de la fuente, al mismo tiempo, la carga es alimentada por el condensador  $C$ .



Cuando el interruptor está abierto el único camino para la corriente es a través del diodo  $D$  y recarga el condensador. Por la carga sigue circulando corriente.

Si la corriente que circula por la bobina llega a anularse, el sistema trabajará en modo discontinuo. Sin embargo, si esta corriente nunca se anula, trabajaremos en modo continuo, como en la figura 5.2.

**Buck-Boost o reductor-elevador:**




Figura 5.3: Esquema buck-boost.

Cuando el interruptor está cerrado, la tensión de entrada cae en la bobina haciendo circular corriente por ella. Por lo que se almacena la energía en  $L$ . Al mismo tiempo, el condensador proporciona corriente a la carga.

Mientras el interruptor se encuentra abierto, la bobina está conectada a la carga y al condensador, por lo que la energía almacenada en la bobina es transferida al condensador y a la resistencia.

La tensión en la salida es de signo contrario a la tensión de entrada.

Partiendo de este tipo de estructuras básicas, se pueden obtener diversas topologías que cumplan nuestros requisitos. Entre ellas cabe destacar las siguientes; flyback, forward, push-pull, half-bridge y full-bridge. A continuación se realizará un pequeño estudio de cada una y al final se escogerá la que mejor se amolde a nuestras especificaciones.

### 5.1.1 FLYBACK O INDIRECTO

El convertidor flyback se obtiene a partir del convertidor buck-boost, al colocar un segundo bobinado en el inductor, con objeto de obtener aislamiento eléctrico.




Figura 5.4: Esquema conversión de buck-boost a flyback.




Figura 5.5: Esquema flyback.

Cuando el interruptor está cerrado, la tensión de entrada cae en el primario del transformador, almacenándose energía en la inductancia de magnetización, haciendo que aumente la  $i_T$ .

$$v_{in} = v_p = L_m \frac{di_{L_m}}{dt}$$

$$\frac{di_{L_m}}{dt} = \frac{\Delta i_{L_m}}{\Delta t} = \frac{\Delta i_{L_m}}{T_{on}} = \frac{v_{in}}{L_m}$$

Calculamos la variación de corriente en la inductancia de magnetización,

$$(\Delta i_{L_m})_{\text{cerrado}} = \frac{V_{in} T_{on}}{L_m}$$

En el secundario, no circula corriente porque el diodo está polarizado en inversa.

$$v_s = v_p \left( \frac{N_s}{N_p} \right) = v_{in} \left( \frac{N_s}{N_p} \right)$$

$$v_D = -v_{out} - v_{in} \left( \frac{N_s}{N_p} \right)$$

$$i_D = 0 \quad i_{out} = 0$$

Cuando el interruptor está abierto, se transfiere la energía almacenada en la inductancia de magnetización a la salida a través del transformador, entregando corriente a la carga y al condensador de salida. El diodo está polarizado en directa.

Analizamos matemáticamente:

$$v_p = -v_{out} \left( \frac{N_p}{N_s} \right)$$

$$v_s = -v_{out}$$

$$v_p = v_s \frac{N_p}{N_s} = -v_{out} \left( \frac{N_p}{N_s} \right)$$

$$L_m \frac{di_{L_m}}{dt} = v_p = -v_{out} \left( \frac{N_p}{N_s} \right)$$

$$\frac{di_{Lm}}{dt} = \frac{\Delta i_{Lm}}{\Delta t} = \frac{\Delta i_{Lm}}{T_{off}} = - \left( \frac{v_{out}}{L_m} \right) \left( \frac{N_p}{N_s} \right)$$

Calculamos la variación de corriente en la inductancia de magnetización,

$$(\Delta i_{Lm})_{abierto} = \frac{-v_{out} T_{off}}{L_m} \left( \frac{N_p}{N_s} \right)$$

Como la variación neta de la corriente debe ser 0.

$$(\Delta i_{Lm})_{cerrado} + (\Delta i_{Lm})_{abierto} = 0$$

$$\frac{v_s T_{on}}{L_m} - \frac{v_{out} T_{off}}{L_m} \left( \frac{N_p}{N_s} \right) = 0$$

Despejando  $v_{out}$ :

$$v_{out} = v_{in} \frac{D}{1-D} \left( \frac{N_s}{N_p} \right)$$

Resulta interesante calcular algunos parámetros del circuito, como son:

Valor medio de la corriente de magnetización.

$$I_{Lm} = \frac{v_{in} D}{(T_{off})^2 R_{carga}} \left( \frac{N_s}{N_p} \right)^2 = \frac{v_{out}}{R_{carga} T_{off}} \left( \frac{N_s}{N_p} \right)^2$$

Valor mínimo de la inductancia de magnetización para que la corriente sea permanente.

$$(L_m)_{mín} = \frac{T_{off}^2 R_{carga}}{2f} \left( \frac{N_p}{N_s} \right)^2$$

Rizado de la tensión de salida

$$\frac{\Delta V_{out}}{V_{out}} = \frac{D}{R_{carga} C_f}$$

Analizaremos las dos formas de trabajar del flyback, modo continuo y discontinuo. En ambos casos el funcionamiento con el interruptor cerrado es el mismo, las diferencias las encontraremos en la apertura de dicho interruptor.

En modo continuo, cuando el interruptor está abierto la corriente que circula por el diodo y por consecuencia por la carga, no se anula. Este modo es el analizado.




Figura 5.6: Formas de onda flyback continuo.

En modo discontinuo, cuando el interruptor está abierto la corriente de magnetización se anula antes del comienzo del siguiente ciclo.




Figura 5.7: Formas de onda flyback discontinuo.

La tensión de salida se puede calcular a partir de las potencias, consideramos comportamientos ideales.

$$P_{in} = P_{out}$$

$$V_{in} I_{in} = \frac{V_{out}^2}{R_{carga}}$$

$$I_{in} = \left(\frac{1}{2}\right) \left(\frac{V_{in} T_{on}}{L_m}\right) T_{on} \left(\frac{1}{T}\right) = \frac{V_{in} D^2 T}{2L_m}$$

$$\frac{V_{in}^2 D^2 T}{2L_m} = \frac{V_{out}^2}{R_{carga}}$$

Calculamos  $V_{out}$  en funcionamiento discontinuo,

$$V_{out} = V_{in} D \sqrt{\frac{TR}{2L_m}} = V_{in} D \sqrt{\frac{R}{2L_m f}}$$

### 5.1.2 FORWARD O DIRECTO

El convertidor Forward es semejante al flyback, tiene dos puntos de funcionamiento, cuando el interruptor está abierto y cuando está cerrado.




Figura 5.8: Esquema forward.




Figura 5.9: Formas de onda forward.



Cuando el interruptor está cerrado, la fuente entrega energía a la carga a través del transformador. En este proceso se almacena energía en la inductancia de magnetización. El diodo  $D_1$  se encuentra polarizado directamente, mientras que  $D_2$  y  $D_3$  se encuentra polarizado inversamente, evitando que circule corriente a través del tercer bobinado.

Analizamos matemáticamente:

$$v_p = V_{in}$$

$$v_s = v_p \left( \frac{N_s}{N_p} \right) = V_{in} \left( \frac{N_s}{N_p} \right)$$

$$v_d = v_p \left( \frac{N_d}{N_p} \right) = V_{in} \left( \frac{N_d}{N_p} \right)$$

Suponiendo que la tensión de salida es constante,

$$v_L = v_s - V_{out} = V_{in} \left( \frac{N_s}{N_p} \right) - V_{out} = L \frac{di_{Lx}}{dt}$$

$$\frac{di_{Lx}}{dt} = \frac{V_{in} \left( \frac{N_s}{N_p} \right) - V_{out}}{L} = \frac{\Delta i_{Lx}}{\Delta t} = \frac{\Delta i_{Lx}}{T_{on}}$$

$$(\Delta i_L)_{cerrado} = \left[ V_{in} \left( \frac{N_s}{N_p} \right) - V_{out} \right] \frac{T_{on}}{L}$$

La tensión de la inductancia magnetización.

$$\Delta i_{Lm} = \frac{V_{in} T_{on}}{L_m}$$

Se demuestra que la corriente aumenta linealmente cuando el interruptor está cerrado.

$$i_T = i_p + i_{L_m}$$

Cuando el interruptor está abierto, la energía almacenada en la inductancia de magnetización se anula a través de un tercer devanado del transformador. El condensador comienza a descargarse sobre la carga. El diodo D<sub>2</sub> se encarga de permitir que circule corriente por la bobina.

Analizamos matemáticamente:

$$v_d = -v_{in}$$

$$v_p = v_d \left( \frac{N_p}{N_d} \right) = -V_{in} \left( \frac{N_p}{N_d} \right)$$

$$v_s = v_d \left( \frac{N_s}{N_d} \right) = -V_{in} \left( \frac{N_s}{N_d} \right)$$

$$v_L = -v_{out} = L \frac{di_L}{dt}$$

$$\frac{di_L}{dt} = \frac{-V_{out}}{L} = \frac{\Delta i_L}{\Delta t} = \frac{\Delta i_L T_{off}}{T_{off}}$$

$$(\Delta i_L)_{abierto} = \frac{-V_{out}}{L}$$

Por tanto, la corriente en la bobina varía linealmente cuando el interruptor está abierto.

Como la variación neta de la corriente debe ser nula.

$$(\Delta i_{Lm})_{cerrado} + (\Delta i_{Lm})_{abierto} = 0$$

$$\left[ V_{in} \left( \frac{N_s}{N_p} \right) - V_{out} \right] \frac{T_{on}}{L} - \frac{V_{out} T_{off}}{L} = 0$$

Resolvemos para obtener  $V_{out}$ .

$$V_{out} = V_{in} D \left( \frac{N_s}{N_p} \right)$$

El rizado de la tensión es

$$\frac{\Delta V_{out}}{V_{out}} = \frac{1 - D}{8LCf^2}$$

El convertidor forward opera en modo continuo, se procura no trabajar en modo discontinuo porque existe un doble polo a la salida que dificulta el control.

### 5.1.3 PUSH-PULL

El convertidor push-pull es la unión de dos convertidores forward. Existen tres formas de funcionamiento,  $T_1$  cerrado,  $T_2$  cerrado o ambos abiertos.




Figura 5.10: Esquema push-pull.

$T_1$  cerrado:

Al cerrar el interruptor se establece una tensión en el devanado primario 1 igual a la tensión de entrada. Esta tensión se verá reflejada en los otros tres devanados de la siguiente forma. El devanado del primario 2 verá la una tensión con polaridad opuesta. El diodo D1 está polarizado en directa y el D2 en inversa.

Analizamos matemáticamente:

La tensión cae en el devanado primario 1:

$$v_{p1} = V_{in}$$

Esta tensión queda reflejada en los otros tres devanados:

$$v_{s1} = V_{in} \left( \frac{N_s}{N_p} \right)$$

$$v_{s2} = V_{in} \left( \frac{N_s}{N_p} \right)$$

$$v_{p2} = V_{in}$$

La tensión que cae en el transistor 2, que está polarizado en inversa es

$$v_{T2} = -2V_{in}$$

La tensión que cae en la bobina es,

$$v_L = v_{rec} - V_{out} = V_{in} \left( \frac{N_s}{N_p} \right) - V_{out}$$

Por tanto el rizado de la corriente en la bobina es

$$\frac{\Delta i_L}{\Delta t} = \frac{\Delta i_L}{DT} = \frac{V_{in} \left( \frac{N_s}{N_p} \right) - V_{out}}{L}$$

$$(\Delta i_L)_{cerrado} = \left( \frac{V_s \left( \frac{N_s}{N_p} \right) - V_{out}}{L} \right) DT$$

*T<sub>2</sub> cerrado:*

Al cerrar el interruptor se establece una tensión en el devanado primario 2 opuesta a la tensión de entrada. Esta tensión se verá reflejada en los otros tres devanados de la siguiente forma. El devanado del primario 1 verá la una tensión con polaridad opuesta. El diodo D1 está polarizado en inversa y el D2 en directa.

Analizamos matemáticamente:

La tensión cae en el devanado primario 1:

$$v_{p2} = -V_{in}$$

Esta tensión queda reflejada en los otros tres devanados:

$$v_{p1} = -V_{in}$$

$$v_{s1} = -V_{in} \left( \frac{N_s}{N_p} \right)$$

$$v_{s2} = -V_{in} \left( \frac{N_s}{N_p} \right)$$

La tensión que cae en el interruptor 1, que está polarizado en inversa es

$$v_{T1} = 2V_{in}$$

La tensión que cae en la bobina es,

$$v_L = v_{rec} - V_{out} = V_{in} \left( \frac{N_s}{N_p} \right) - V_{out}$$

Por tanto el rizado de la corriente en la bobina

$$\frac{\Delta i_L}{\Delta t} = \frac{\Delta i_L}{DT} = \frac{V_{in} \left( \frac{N_s}{N_p} \right) - V_{out}}{L}$$

$$(\Delta i_L)_{cerrado} = \left( \frac{V_s \left( \frac{N_s}{N_p} \right) - V_{out}}{L} \right) DT$$

*Ambos interruptores abiertos:*

La corriente en los devanados primarios es nula.  $D_1$  y  $D_2$  se polarizan directamente para permitir el paso de la corriente de la bobina. En los devanados secundarios la corriente es la mitad que la que circula por la bobina, siendo la tensión que cae en ellos nula.

Analizamos matemáticamente:

Como todas las tensiones de los devanados del transformador son 0, entonces,

$$v_{rec} = 0$$

La tensión que cae en la bobina es,

$$v_L = v_{rec} - V_{out} = -V_{out}$$

Se produce una disminución de la corriente en la bobina,

$$\frac{\Delta i_L}{\Delta t} = \frac{\Delta i_L}{\frac{T}{2} - T_{on}} = \frac{V_{out}}{L}$$

Hallamos  $\Delta i_L$

$$(\Delta i_L)_{abierto} = -\left(\frac{V_{out}}{L}\right)\left(\frac{1}{2} - D\right)T$$

Como la variación de la corriente en la bobina debe ser nula

$$(\Delta i_L)_{cerrado} + (\Delta i_L)_{abierto} = 0$$

$$\left( \frac{V_{in} \left( \frac{N_s}{N_p} \right) - V_{out}}{L} \right) T_{on} + \left( \frac{V_{out}}{L} \right) \left( \frac{1}{2} - D \right) T = 0$$

Calculando  $V_{out}$ ,

$$V_{out} = 2V_{in} \left( \frac{N_s}{N_p} \right) D$$

El rizado de salida es

$$\frac{\Delta V_{out}}{V_{out}} = \frac{1 - 2D}{32LCf^2}$$




Figura 5.11: Formas de onda push-pull.

En el convertidor push-pull el transformador necesita toma intermedia, tanto en el primario como en el secundario. Los diodos del secundario rectifican la señal forma de onda de pulsos, que posteriormente será filtrada por la bobina y el condensador, filtro LC.



### 5.1.4 HALF-BRIDGE

El convertidor half-bridge es semejante al push-pull. El half-bridge incluye dos condensadores de gran tamaño e iguales en valor. La forma de onda a la salida del transformador es la misma que en el push-pull, pero la amplitud se reduce a la mitad. En los interruptores cae la tensión de entrada, no el doble, como sucedía en el convertidor push-pull.

La relación entre la tensión de entrada y de salida es

$$V_{out} = V_{in} \left( \frac{N_s}{N_p} \right) D$$




Figura 5.12: Esquema half-bridge.

### 5.1.5 FULL-BRIDGE

El convertidor full-bridge es similar al convertidor push-pull, desde el transformador hasta la carga comparten el mismo esquema.




Figura 5.13: Esquema full-bridge.

Por tanto, la salida del full-bridge se analiza de la misma forma que el push-pull obteniendo,

$$V_{out} = 2V_{in} \left( \frac{N_s}{N_p} \right) D$$

Las diferencias entre el push-pull y el full-bridge las encontramos entre la fuente y el transformador. El convertidor full-bridge emplea cuatro interruptores, que conmutan dos a dos. El 1 con el 3 y el 2 con el 4. Al poseer cuatro interruptores las pérdidas por caídas de tensión en los mismos es mayor. Sin embargo, la tensión que verán en bornas es únicamente la tensión de alimentación, no el doble, como sucedía en el push-pull.




Figura 5.14: Formas de onda full-bridge.

## 5.1.6 TOPOLOGÍA SELECCIONADA

La implementación del convertidor flyback es sencilla, pero para trabajar a altas potencias, como es nuestro caso, presenta una serie de desventajas. El núcleo del transformador debe ser excesivamente grande y la tensión en bornas del transistor es el doble de la de entrada. Como ventaja cabe destacar que solo necesita un interruptor y no necesita bobina como los otros convertidores. Este convertidor es óptimo hasta 150W.

El convertidor forward es semejante al flyback, solo necesita un interruptor. El núcleo del transformador es más pequeño que el del flyback para la misma potencia, aunque necesita tres bobinados, además de una bobina. El rizado es mejor que en el convertidor anterior. Como inconveniente cabe destacar, que el convertidor forward requiere una carga mínima en la salida. En caso contrario se puede producir un voltaje excesivo en la salida. Se suele emplear para potencias comprendidas entre 150W y 500W.

El convertidor push-pull, es la unión de dos convertidores Forward trabajando en desfase. Los circuitos de excitación de los interruptores presentan un punto común. El núcleo se excita en ambos sentidos, por lo que, el núcleo es relativamente pequeño. El inconveniente de esta topología es la tensión que debe soportar los transistores y la posible saturación del núcleo magnético. Se emplea en niveles de potencia medios.

El convertidor en medio puente presenta las mismas ventajas que el convertidor push-pull. La tensión máxima en los transistores está limitada a  $V_s$ . Se emplea en niveles de potencia medios.

El convertidor en puente completo emplea 4 transistores con sus respectivas caídas de tensión y su coste. La tensión máxima a la que se ven sometidos los transistores será  $V_s$ . Necesita circuitos de excitación flotantes. El convertidor en puente completo se suele emplear en niveles altos de potencia, comprendidos entre 500 y 1500W.

Debido a la potencia que va a manejar nuestra fuente, la topología seleccionada ha de ser un convertidor de puente completo o full-bridge. Las pequeñas pérdidas producidas por los cuatro transistores son permisibles, además presenta la ventaja respecto al push-pull de soportar la mitad de tensión en los interruptores.

## 5.2 ESTRATEGIA CONTROL

El control de nuestro sistema se puede realizar de dos formas, control analógico o control digital.

### *Control digital:*

Para realizar un control digital deberíamos emplear un microcontrolador, como por ejemplo, un PIC. El micro nos permite una gran flexibilidad. Podemos realizar cambios modificando únicamente el programa. La gran ventaja del control digital es la gran flexibilidad que presenta. Es más fácil controlar la precisión del sistema.

A pesar de existir limitaciones de velocidad en el control digital y de no tener anchos de banda muy grandes son suficientes para nuestro sistema.

Es un inconveniente escoger el microprocesador adecuado, con todas las entradas, salidas, puertos, convertidores... necesarios. El control digital requiere una programación.

### *Control analógico:*

Se trata de un control más sencillo de implementar. Existen en el mercado un gran abanico de chips que realizan todo tipo de controles, control por tensión, control por pico de corriente, etc. Además estos chips están diseñados para este tipo de aplicaciones, introduciendo soft start, shutdown, etc. Se trata de un control veloz y con buen ancho de banda.

Las salidas de un circuito analógico varían, en mayor medida, con la temperatura, voltaje de la fuente, antigüedad de los componentes y otros factores.

El precio de ambos es similar.

### **Conclusión:**

Debido a que el control tiene características parecidas en ambos casos y que el precio es similar, nos decantamos por el control analógico por las siguientes razones:

- Más sencillo de implementar.
- No precisamos de la flexibilidad que es capaz de darnos el micro, con el chip de control analógico es suficiente.

Partiendo de la base de un control analógico, estudiaremos los tipos de controles que mejor se amolden a nuestro circuito. Como nuestro sistema tiene una frecuencia fija, estudiaremos los diferentes tipos de control que existen para estas características.

## 5.2.1 CONTROL EN MODO TENSIÓN

El control en modo tensión es el control más tradicional en fuentes conmutadas. Ha sido el control más empleado hasta la entrada del control en cascada, con un lazo de corriente interno y uno externo de tensión. Su esquema es el siguiente:




Figura 5.15: Esquema control en modo tensión.

En el control en modo tensión, la tensión de salida se compara con una tensión de referencia. El resultado de esta comparación da lugar una señal de error que se introducirá en nuestro controlador. El controlador puede ser de diversas maneras, el más empleado es el proporcional integral (PI). La señal de salida del controlador es introducida en un modulador de ancho de pulso (PWM) cuya salida controla la activación y desactivación de los interruptores, controlando de esta forma su ancho de pulso.



## 5.2.2 CONTROL EN MODO CORRIENTE

El control en modo corriente es el más utilizado en la actualidad en el diseño y construcción de fuentes conmutadas.

En el control en modo corriente se añade un lazo interno de control. Se trata de un control en falsa cascada, ya que el lazo interno no posee controlador. Se usa la corriente como señal de retroalimentación para lograr el control del voltaje de salida.




Figura 5.16: Esquema control en modo corriente.

Consiste en un lazo interno que muestrea el valor de la corriente y abre los interruptores tan pronto como la corriente llega a cierto valor, establecido por el lazo externo de tensión.

De esta forma, el control de corriente logra una respuesta más rápida que el modo de voltaje.

Este modo de control es posterior al control en modo tensión y presenta una serie de ventajas respecto a éste.

- Control feed-forward del voltaje de entrada, lo que provoca una buena regulación en lazo abierto.
- Se elimina el polo existente en la bobina del filtro en el modo de tensión y debido a ello, se pasa de un modelo de segundo orden a un modelo de primer orden.
- No genera problemas de estabilidad de lazo.
- Limitación de la corriente.
- Grandes ventajas en la colocación de varias fuentes en paralelo. Si se diseña el mismo lazo interno de control para todas, un lazo externo común produce una corriente de salida igual para todas ellas.

A pesar de sus ventajas también presenta alguna desventaja.

- Peor inmunidad al ruido.
- Inestabilidad inherente en modo de conducción de continua con ciclos de trabajo superiores a 0'5.

Dentro del control en modo de corriente podemos diferenciar varios tipos de control, nosotros estudiaremos dos, control de la corriente media y control por pico de corriente.

### 5.2.2.1 CONTROL DE CORRIENTE MEDIA

En este tipo de control, la tensión de control determina el valor medio de la corriente que atraviesa la bobina. La frecuencia de conmutación viene determinada por el valor de  $\Delta I_L$ , que es un parámetro de diseño.

### 5.2.2.2 CONTROL EN MODO PICO DE CORRIENTE

Este tipo de control es el más común de los tipos de control en modo de corriente. El voltaje de control determina el pico de corriente y el instante en el cual el transistor se desactiva cada periodo. El interruptor permanece apagado hasta el momento en el cual comienza un nuevo periodo de conmutación. Controlando el pico de intensidad, podemos alargar la vida útil de los interruptores.

Este tipo de control presenta un pequeño inconveniente. Para ciclos de trabajo superiores a 0'5 el sistema se hace inestable, por lo que, necesitamos realizar una compensación por rampa para estabilizarlo. Esta compensación por rampa supone, un diseño de este circuito y por tanto, un gasto económico añadido.

### 5.2.3 ESTRATEGIA DE CONTROL SELECCIONADA

El tipo de control escogido para el diseño y realización de la fuente conmutada es un control a frecuencia fija, como ya se indico anteriormente. Dentro de las topologías de control estudiadas se ha escogido el control por pico de corriente.

Los otros tipos de controles se han descartado por las siguientes razones:

- El control en modo tensión no controla la corriente que circula por el circuito, quedando éste desprotegido por sobrecorriente.
- El modo de control de la corriente media, no es capaz de detectar un pico de corriente hasta que no empiece el ciclo de trabajo. Este pequeño tiempo de espera del control podría romper los interruptores por corrientes de pico.

A pesar de tener el inconveniente de introducir una compensación por rampa, este control presenta una serie de ventajas que precisa nuestro circuito. El control por pico de corriente limitará la corriente evitando cortocircuitos. Además, alargará la vida útil de nuestros interruptores. Por estos motivos, este tipo de control es el más adecuado para nuestro sistema.

### **5.3 ESTUDIO DE LOS INTERRUPTORES**

En electrónica de potencia existen varios semiconductores que se comportan de forma similar a un interruptor ideal:

- Reversibilidad en tensión y corriente.
- Control de encendido y apagado.
- Impedancia cero en conducción e infinita en corte.
- Paso de un estado a otro de forma instantánea.

Las prestaciones del semiconductor quedan fijadas a partir de sus características.

- Características de control: no controlados, control de encendido y control de apagado.
- Características dinámica: tiempos y energías perdidas de encendido y apagado.
- Característica estática: reversibilidades en corriente y/o tensión.

Se va a realizar un pequeño estudio de los semiconductores de potencia más empleados, como son, el transistor bipolar (BJT), el MOSFET y el IGBT.

### 5.3.1 TRANSISTORES BIPOLARES (BJT)

El transistor bipolar se obtiene con dos uniones PN. Existen dos tipos de transistores en función de las uniones, PNP y NPN. Normalmente el más empleado es el NPN y en electrónica de potencia podríamos decir que únicamente se emplea el NPN. Sus terminales son; colector, emisor y base.




Figura 5.17: Símbolo transistor BJT.

El funcionamiento es el siguiente,

Si  $V_{CE} > 0$  e  $I_B = 0$  la unión np del colector a la base quedará polarizada de forma inversa, impidiendo la circulación de corriente. El transistor se encuentra cortado.

Si  $V_{CE} > 0$  e  $I_B > 0$  la circulación de corriente por la unión pn de la base al emisor introduce portadores en la capa p, lo que provoca una corriente por la unión np del colector a la base proporcional a  $I_B$ . Determinaremos la ganancia en función de esta proporcionalidad.




Figura 5.18: Cristales BJT.

$$I_C = \beta I_B$$

Siendo  $\beta$  la ganancia del transistor.

Se trata de un dispositivo controlado con corriente. Para que el transistor trabaje en la zona de saturación se debe introducir una corriente de base superior a  $I_B/\beta$ .

En electrónica de potencia la capa n del colector se divide en dos partes, la capa n-, poco dopada y la capa n+ muy dopada. La capa n- es necesaria para poder aguantar grandes tensiones. Para grandes valores de tensión la capa n- debe ser muy grande, lo que reduce la ganancia del transistor. A altas potencias la ganancia es del orden de 10 o menos. Al tener una ganancia baja, la corriente de base a de ser muy elevada para llegar a la saturación. Tendríamos una potencia elevada en el control, lo que es un gran inconveniente.

### 5.3.2 MOSFET

Existen dos tipos, canal N y canal P. En electrónica de potencia solo se emplea el de canal N. Sus terminales son; drenador, surtidor y gate o puerta.




Figura 5.19: Símbolo MOSFET.

Funcionamiento:

El control se realiza mediante la tensión puerta sumidero ( $V_{GS}$ ).

Si  $V_{GS}=0$  y  $V_{DS}>0 \rightarrow I_D=0$ . La unión np se opone a la corriente. El MOSFET se encuentra en corte.




Figura 5.20: Cristales MOSFET.

Si  $V_{GS}=0$  y  $V_{DS}<0 \rightarrow I_D<0$ . En inversa, el MOSFET conduce debido al diodo parásito que incluye su estructura.

Si  $V_{GS}>0$  y  $V_{DS}>0$  La tensión positiva de la puerta atrae a los electrones de la capa P concentrándolos en las proximidades de la puerta. Si  $V_{GS}$  supera cierto umbral de 3-4V, el canal se hace lo suficiente grande como para permitir un flujo de corriente  $I_D$ . Cuanto mayor es  $V_{GS}$  mayor es el espesor del canal y menor el valor de  $R_{SDON}$ . Llega un momento en el que el espesor del canal no puede aumentar más, normalmente para un  $V_{GS}>10V$  y la  $R_{DSON}$  permanece constante.

En saturación el MOSFET se comporta como una resistencia  $R_{DSON}$ .



El valor de  $R_{DSON}$  depende de:

- El espesor del material n-, que a su vez depende a su vez de la tensión que debe soportar el transistor cuando está en corte. Restringido el uso a aplicaciones de baja tensión, típicamente  $<200V$ . Con nuevas tecnologías se ha conseguido el CollMOS, en el cual se alcanzan tensión máximas de 400V.
- N° de células en paralelo. Cuanto mayor sea el número de células en paralelo menor será la  $R_{SDON}$ .

Con pequeñas potencias pueden trabajar a altas frecuencias, hasta el GHz.

### 5.3.3 IGBT

El transistor bipolar de puerta aislada es un elemento híbrido que puede verse como un MOSFET controlando a un BJT para aprovechar las ventajas de ambos. Tiene un control por tensión y característica de salida similar a la del BJT. Es el elemento más empleado en electrónica de potencia. Sus terminales son; emisor, colector y gate o puerta.




Figura 5.21: Símbolo IGBT.

Analizamos el funcionamiento.

#### Si $V_{CE} > 0$

En *conducción*: Si  $V_{GE} > 5V$  ó  $6V$ . Para garantizar la saturación  $V_{GE} = 15V$ , valor típico. En saturación el IGBT se comporta como una fuente de tensión con una resistencia en serie.

En *corte*:  $V_{GE} < 5V$  ó  $6V$ , típico  $-5V$ , por precaución a los picos de conmutación.

#### Si $V_{CE} < 0$

En *corte*:  $V_{CE} > V_{RRM}$ .

En *avalancha*:  $V_{CE} < V_{RRM}$ .

Un IGBT puede soportar tensiones que van desde 250V hasta 6'6KV y corrientes superiores a los 2400A. Trabaja con potencias que van desde los KW a varios MW.




Figura 5.22: Cristal IGBT.

Para un IGBT dado, los tiempos de conmutación dependen de la resistencia de puerta y de  $I_c$ .

Pueden trabajar a poco más de 50KHz pero, a muy altas potencias.

### 5.3.4 INTERRUPTOR SELECCIONADO

En cuanto a las frecuencia, cualquiera de los tres semiconductores son capaces de trabajar a la frecuencia deseada.

El transistor bipolar BJT, para nuestra aplicación, necesitaría una corriente de base muy elevada para ponerlo en saturación.

El IGBT tiene un rango de tensiones más elevadas que nuestra fuente de tensión.

Por tanto, el interruptor que mejor se amolda a nuestras necesidades es el MOSFET, entramos dentro del rango de corriente y tensión.

## 6 DISEÑO

En este apartado vamos a realizar los cálculos para diseñar el elevador, dividiremos el diseño en pequeñas etapas para su fácil comprensión.

Empezaremos diseñando el esquema de potencia, calculando todos los parámetros que han de tener los componentes. Le daremos una especial importancia al cálculo del transformador y la bobina debido a su complejo diseño.

Se calcularán el resto de circuitos de control, tanto el control de la fuente, como el regulador de tensión que alimentará todos los chips. También diseñaremos el acondicionador de señal de la tensión a la salida de nuestra fuente, el esquema que deben tener los drivers y el divisor de tensión para obtener la tensión de referencia del control.

Finalmente veremos el resultado de nuestro circuito en un esquema que conjuntará todas las partes del diseño.

## 6.1 DISEÑO DE LA FUENTE

La topología seleccionada es full-bridge, su esquema es el siguiente:




Figura 6.1: Esquema de potencia del elevador.

Para evitar ruido eléctrico y estabilizar la tensión de entrada, a la entrada ponemos un condensador de 2200µF.

En paralelo con las células de conmutación nos encontramos con un condensador de 10µF para evitar picos de tensión en éstas.

La resistencia shunt se compone de seis resistencias en paralelo de  $0,1\Omega$ , haciendo una resistencia equivalente de  $0,0167\Omega$ . Empleamos seis resistencias para que soporten menos potencia y poder disipar mejor el calor.

Los interruptores ya están seleccionados en el apartado 5.3.4.

Como puede observarse, realizamos una rectificación en puente de Graetz. De esta forma el transformador no requiere toma intermedia, facilitando su construcción. Los diodos del puente deben soportar una corriente máxima de 10A de valor eficaz y una tensión de inversa de 450V. El diodo seleccionado es el MUR1560, ver anexo 1.

A la salida, una pequeña carga de 100kΩ descargará nuestro condensador.

Diseñaremos el transformador y la bobina escogiendo el núcleo que mejor se amolde a nuestras necesidades, calculando las secciones de los cables y el número de vueltas. La construcción será realiza manualmente en el taller.

### 6.1.1 DISEÑO DEL FILTRO

A la salida de nuestro rectificador necesitamos un filtro para obtener un rizado en la tensión lo más parecido a una señal continua. Para ello empleamos un filtro LC como el que aparece en la típica topología de un full-bridge. Filtrar la onda solo con un condensador sería posible, pero sufriríamos grandes sobrecorrientes que nuestra electrónica no puede soportar.

Cuanto mayor sea nuestro condensador mejor será nuestro rizado, pero también aumentará nuestra bobina. Debemos llegar a un compromiso. Fijamos el condensador en 220µf, 450V.

Si queremos que nos filtre frecuencias superiores a 500Hz debemos asignar una  $w_c = 2\pi 500 \text{ rad/seg}$ .

Si en nuestro filtro se cumple:

$$\frac{V_o}{V_i} = \frac{\frac{1}{\omega_n}}{\omega_n L - \frac{1}{\omega_n C}} = \frac{1}{\omega_n^2 LC - 1}$$

Siendo  $V_i$  y  $V_o$ , tensión de entrada al filtro y de salida en valor eficaz, respectivamente.

Despejamos L

$$L = \frac{V_i + V_o}{V_o \cdot \omega_n^2 \cdot C} = \frac{367 + 325}{325 \cdot (2\pi 500)^2 \cdot 220 \cdot 10^{-6}} = 9'8 \cdot 10^{-4} H = 980 \mu H$$

Fijaremos la bobina en 1mH.



**Diseño de la bobina:**

Para seleccionar un núcleo de ferrita adecuado para nuestras necesidades debemos realizar unos cálculos previos:

Una corriente de pico conservadora que circulará por la bobina será

$$I_p = 8A.$$

La energía que debe de ser capaz de almacenar es de

$$E = \frac{L \cdot I_p^2}{2} = \frac{10^{-3} \cdot 8^2}{2} = 0'03J$$

Suponemos que el fill factor es

$$K_u = 0'4$$

Emplearemos un núcleo de potencia con entrehierro granulado con una densidad de flujo de pico.

$$B_m = 0'25T$$

De la tabla siguiente obtenemos los siguientes valores:

$$K_j = 403 \quad x = -0'12$$

Tipo de núcleo	Kj (25°)	Kj (50°)	X, exponente	Pérdidas de núcleo
Núcleo de cuba	433	632	-0'17	$P_{cu} = P_{fe}$
Núcleo de polvo	403	590	-0'12	$P_{cu} \gg P_{fe}$
Núcleo laminado	366	534	-0'12	$P_{cu} = P_{fe}$
Núcleo C	323	468	-0'14	$P_{cu} = P_{fe}$
Núcleo sencillo	395	569	-0'14	$P_{cu} \gg P_{fe}$
Núcleo de cinta devanada	250	365	-0'13	$P_{cu} = P_{fe}$

Figura 6.2: Constantes de configuración de núcleo.

Calculamos el producto de área,  $A_p$ , mínimo que ha de tener nuestro núcleo.

$$A_p = \left[ \frac{L \cdot I_p^2 \cdot 10^4}{B_m K_u K_j} \right]^{\frac{1}{1-x}} = \left[ \frac{10^{-3} \cdot 8^2 \cdot 10^4}{0'25 \cdot 0'4 \cdot 403} \right]^{\frac{1}{1-(-0'12)}} = 11'81 \text{ cm}^4$$

Vamos al fabricante EPCOS y seleccionamos un núcleo que disponga de un producto de áreas mayor, como es el núcleo de ferrita B64290L0082X830, con

$$A_p = 13'85 \text{ cm}^4$$

Conocido  $A_p$  calculamos la densidad de corriente  $J$ ,

$$J = K_j A_p^x = 403 \cdot 11'81^{-0'12} = 299'67 \text{ A/cm}^2$$

Del núcleo seleccionado obtenemos los siguientes datos:

$$A_c = 1'96 \text{ cm}^2 \quad l_c = 12 \text{ cm}$$

$$A_L = 8700 \text{ nH} \quad \mu_i = 4300$$

Con dimensiones,

$$A = 5 \text{ cm}$$

$$B = 3 \text{ cm}$$

$$C = 2 \text{ cm}$$




Figura 6.3: Dimensiones de un toroide.

Calculamos el número de vueltas que debemos dar

$$n = \sqrt{\frac{L}{A_L}} = \sqrt{\frac{10^6 nH}{8700 nH}} = 10'72 \text{ vueltas}$$

El área transversal del cable desnudo es

$$A_w = \frac{I_p}{J} = \frac{8 \cdot 10^4}{11'81} = 266'96 \text{ mm}^2$$

## 6.1.2 DISEÑO DEL TRANSFORMADOR

El transformador debe aumentar la tensión en 9 veces, trabajando a una frecuencia de 25KHz. La tensión de primario será cuadrada de 48V de pico. La intensidad máxima que circulará por este devanado alcanzará 31'25A. En el secundario circulará una corriente máxima de 5A como mucho.

Para onda cuadrada,  $K_t = 4$

Nuestra topología tiene un puente rectificador después del transformador, así que el cálculo de la potencia aparente quedará de la siguiente forma:

$$P_t = \left(\frac{1}{\eta} + 1\right) \cdot P_o = \left(\frac{1}{0'95} + 1\right) \cdot 1500 = 3078'95w.$$

Seleccionamos un núcleo del tipo E, con una

$$K_j = 366 \quad x = -0'14$$

Calculamos el producto de área mínimo que ha de tener nuestro núcleo:

$$A_p = \left[ \frac{P_t \cdot 10^4}{K_t \cdot f \cdot B_m \cdot K_u \cdot K_j} \right]^{\frac{1}{1-x}} =$$

$$A_p = \left[ \frac{3078'95 \cdot 10^4}{4 \cdot 25000 \cdot 0'25 \cdot 0'4 \cdot 366} \right]^{\frac{1}{1+0'14}} = 6'48cm^4.$$

Escogemos un núcleo del fabricante EPCOS, el modelo B66371G1500X127, con un producto de área mayor, 38'89cm<sup>4</sup>.

Calculamos el número de vueltas del primario,

$$N_p = \frac{V_p \cdot 10^4}{K_t \cdot f \cdot B_m \cdot A_c} = \frac{48 \cdot 10^4}{4 \cdot 25000 \cdot 0'25 \cdot 6'83} = 2'81 \text{vueltas.}$$

Redondearemos debido a la limitación mecánica de dar 2'81 vueltas a 3 vueltas.

En el secundario entonces tendremos el siguiente número de vueltas.

$$N_s = \frac{N_p}{V_p} V_s = \frac{3}{48} 432 = 27 \text{vueltas.}$$

Estimaremos el valor de la densidad de corriente:

$$J = K_j \cdot A_p^x = 366 \cdot 6'48^{-0'14} = 281'75 \text{ A/cm}^2.$$

Calcularemos la sección de los devanados, empezando por el primario,

$$A_{wp} = \frac{I_p}{J} = \frac{31'25 \text{ A}}{281'77 \text{ A/cm}^2} \cdot 100 = 11'09 \text{ mm}^2.$$

$$A_{ws} = \frac{I_s}{J} = \frac{5 \text{ A}}{281'77 \text{ A/cm}^2} \cdot 100 = 1'77 \text{ mm}^2.$$

## 6.2 DISEÑO DEL CONTROL

Según nuestro estudio previo, lo más adecuado para nuestras necesidades es realizar un control analógico por pico de corriente. El diagrama de bloques a seguir es el siguiente:




Figura 6.4: Diagrama de bloques del control.

Para el diseño del control, se han estudiado los diversos circuitos integrados que se comercializan para realizar esta función. Entre todos los que existen destacamos los siguientes: uc1875, uc2875, uc3876, uc28025, ucc1895, ucc2895, ucc3895 y uc3825.

De entre todas estas opciones, el uc3825 es el más óptimo debido a su precio y prestaciones. Su esquema interno es el siguiente,




Figura 6.5: Esquema uc3825.

Como podemos apreciar, el chip internamente realiza el lazo de corriente y el de tensión. Externamente debemos realizar el oscilador, señal de rampa, introducir la referencia de tensión, ajustar PI ayudándonos del comparador interno y controlar el soft start del chip con el condensador adecuado.

## 6.2.1 DISEÑO DEL CICLO DE TRABAJO

Empezaremos por el ciclo de trabajo del uc3825. Queremos que nuestro sistema tenga un ciclo de trabajo de 25KHz. Por lo que el chip tiene que oscilar a 50KHz para que cada salida, outa y outb, oscilen a 25KHz. Emplearemos el oscilador basado en un condensador y una resistencia, CT y RT, olvidándonos de la entrada CLK, es decir, no usaremos un cristal de cuarzo.

Fijamos  $CT = 22nF$ .

Siendo  $f_0 = \frac{1}{2\pi\sqrt{RT \cdot CT}} = 50KHz$  despejamos y calculamos R:

$$RT = \frac{1}{(2\pi f_0)^2 \cdot CT} = \frac{1}{(2\pi \cdot 50)^2 \cdot 22 \cdot 10^{-9}} = 460\Omega$$

En la práctica emplearemos un potenciómetro de 2K2 para ajustar la frecuencia de conmutación y para realizar diversas comprobaciones y estudios como, por ejemplo, a que frecuencia empieza a oírse la conmutación.



## 6.2.2 DISEÑO DEL PROPORCIONAL INTEGRAL (PI)

Cálculo del proporcional integral (PI), seguirá este diagrama de bloques:



Figura 6.6: Diagrama bloques, lazo corriente simplificado.

Las funciones de transferencia son las siguientes:

$$PI = K_p \frac{T_n s + 1}{T_n s}$$

$$LAZO DE CORRIENTE = 1 \text{ (simplificado)}$$

$$ACONDICIONADOR DE SEÑAL = \frac{Ks}{\frac{s}{\omega_f} + 1}$$

Los cálculos son los siguientes:

$$LA(s) = K_p \frac{T_n s + 1}{T_n s} \frac{1}{Cs} \frac{Ks}{\frac{s}{\omega_f} + 1} = \frac{K_p Ks}{T_n C} \frac{1}{s^2} (T_n s + 1) \frac{1}{\frac{s}{\omega_f} + 1}$$

$$\omega_c = 2\pi 50 \cdot 10^3 = 10^5 \pi$$

$$\omega_{fi} = 2\pi \frac{f_{con}}{10} = 2\pi \frac{50 \cdot 10^3}{10} = 10^4 \pi$$

Fijamos el margen de fase en 50°.

$$Mf_{\omega=\omega_c} = 180 + \left( 0 - 180 + \arctg\left(\frac{10^5 \pi \cdot T_n}{1}\right) - \arctg(10) \right) = 50$$

Despejamos y calculamos Tn:

$$tg50 = 10^5 \pi \cdot T_n - 10$$

$$T_n = 3'56 \cdot 10^{-5}$$

$$|F_{TLA}|_{\omega=\omega_c} = 0dB = 1$$

$$|F_{TLA}|_{\omega=\omega_c} = \frac{K_p \cdot \sqrt{(T_n \cdot \omega_c)^2 + 1^2} \cdot K_s}{T_n \cdot \omega_c^2 \cdot C \sqrt{\left(\frac{\omega_c}{\omega_f}\right)^2 + 1^2}} = 1$$

Siendo  $K_s = 1$

$$K_p = \frac{\omega_c^2 \cdot T_n \cdot C}{\sqrt{1^2 + (T_n \cdot \omega_c)^2}} \sqrt{1^2 + \left(\frac{\omega_c}{\omega_{fi}}\right)^2}$$

$$K_p = \frac{(10^5 \pi)^2 \cdot 3'56 \cdot 10^{-5} \cdot 220 \cdot 10^{-6}}{\sqrt{1^2 + (3'56 \cdot 10^{-5} \cdot 10^5 \pi)^2}} \sqrt{1^2 + (10)^2}$$

$$K_p = 1'572$$

Fijamos  $C = 500nF$  y calculamos los valores de las resistencias:

$$R_2 = \frac{T_n}{C} = \frac{3'56 \cdot 10^{-5}}{500 \cdot 10^{-9}} = 22K$$

$$R_1 = \frac{R_2}{K_p} = \frac{22K}{1'572} = \frac{22K}{1'572} = 13'99 \cong 14K$$

### 6.3 DISEÑO DEL REGULADOR DE TENSIÓN

Necesitamos reducir la tensión de las baterías de 48V a 15V para alimentar los chips. Esta tensión debe estar estabilizada. No existe un chip estabilizador de 15V que pueda tener 48V de entrada, por ello, lo que vamos a emplear es uno regulable que si sea capaz. Nuestra elección es el TL783, que puede soportar hasta 125V de entrada. El circuito típico es el siguiente:




Figura 6.7: Esquema del regulador de tensión.

El fabricante nos dice que R4 debe tener un valor de 82Ω, la tensión entre out y adj,  $V_{ref}$ , será igual a 1'27V y la ecuación para ajustar la tensión de salida es:

$$V_o = V_{ref} \left( 1 + \frac{R_{pot}}{R_4} \right)$$

Despejamos  $R_{pot}$  y la calculamos:

$$R_{pot} = R_4 \left( \frac{V_o}{V_{ref}} - 1 \right) = 82\Omega \left( \frac{15V}{1'27V} - 1 \right) = 886'5\Omega$$

Para poder ajustar esta tensión con precisión, pondremos un potenciómetro de 4K7.

## 6.4 DISEÑO DEL ACONDICIONADOR DE LA TENSIÓN DE SALIDA

La señal de salida de nuestra fuente es de 325'27V de continua, valor lo suficientemente grande como para introducirlo en el operacional interno del controlador. Debemos atenuar esta tensión. Puesto que la tensión de salida está en la rama del secundario de nuestro transformador, debemos aislarla para mandar la señal al controlador. La forma que hemos decidido emplear es la siguiente:




Figura 6.8: Esquema acondicionador de señal de la tensión.

Los diodos zener permiten el paso de corriente cuando supera la tensión de ruptura equivalente. Empleamos un optoacoplador para aislar la señal. El propio sistema queda estable cuando la  $V_{med}$  coincida con la tensión de referencia. En este punto el transistor está en su zona activa, con una ganancia de 1. Se debe controlar la corriente que circula por la “base” del optoacoplador para no llegar a saturarlo ni a cortarlo. Esta corriente se regula escogiendo una adecuada tensión de zener, teniendo en cuenta la caída en el diodo.

## 6.5 DISEÑO DEL CIRCUITO DE LOS DRIVERS

Existen dos razones por las cuales necesitamos emplear drivers en nuestro circuito. La primera es para asegurarnos que la señal que llega a la puerta de los mosfet es capaz de hacerlo conducir. Debido a nuestra topología, en la parte superior de las dos células de conmutación tenemos una tensión flotante entre la puerta y el emisor de los mosfets. Esta es la otra razón por la cual necesitamos emplear drivers.

El driver debe diferenciar las dos salidas de la célula de conmutación para que, el disparo del mosfet superior de la célula, trabaje con una tensión flotante. El driver seleccionado es el IR2110 que opera con bootstrap en los disparos flotantes. El bootstrap es una forma de disparar el mosfet con tensión flotante. El driver tiene un circuito típico para su correcto funcionamiento que es el siguiente:




Figura 6.9: Esquema típico de los drivers.

## 6.6 DISEÑO DEL DIVISOR DE TENSIÓN

Para tomar una señal de referencia de 2'5V emplearemos un divisor de tensión. Seguido del divisor emplearemos un seguidor de tensión para tener una resistencia lo más elevada posible en paralelo con la resistencia inferior del divisor. Usaremos uno de los dos amplificadores del TLV272. El circuito eléctrico quedará de la siguiente forma:




Figura 6.10: Esquema del divisor de tensión.

Los cálculos realizados son los siguientes:

Fijamos la resistencia superior del divisor en 10KΩ. Entonces, la intensidad que circula por la rama del divisor es

$$I = \frac{V_{cc} - V_{refe}}{R_{18}} = \frac{15V - 2'5V}{10K\Omega} = 1'25mA$$

Calculamos la resistencia inferior del divisor

$$R_{pot} = \frac{V_{refe}}{I} = \frac{2'5V}{1'25mA} = 2K$$

Para poder ajustar este valor de resistencia y obtener una tensión de referencia exacta de 15V se pondrá un potenciómetro de 4K7. Debido a la potencia demandada tanto la resistencia como el potenciómetro serán de 1/2W de potencia.

## 6.7 ESQUEMA DEL DISEÑO




Figura 6.11: Esquema del diseño. Parte 1.




Figura 6.12: Esquema del diseño. Parte 2.



## 7 SIMULACIONES

Después de diseñar el esquema del elevador de tensión procedemos a realizar las simulaciones pertinentes. Para estas simulaciones empleamos dos programas informáticos, PSIM y SimPowerSystem un toolbox de MATLAB.

### 7.1 SIMULACIONES PSIM




Figura 7.1: Esquema PSIM.

Como puede observarse en el esquema, con una fuente de tensión simulamos el regulador de tensión de 15V. Lo mismo sucede para la tensión de referencia, en vez de pasar por un divisor de tensión, fijamos la tensión con una fuente. La resistencia de  $0.0016\Omega$  es una equivalente de nuestras 6 resistencias shunt en paralelo. El transformador tendrá un comportamiento ideal, al igual que los semiconductores. El circuito de los drivers está suprimido por un driver de simulación. El circuito integrado se corresponde con el UC3825, que emplearemos en la práctica.

A continuación veremos unas gráficas obtenidas con este programa:




Figura 7.2: Respuesta en el arranque en PSIM.

Como se puede apreciar en la figura 7.2 al cabo de 0'4 segundos el sistema está estabilizado.





Figura 7.3: Oscilador y disparo de puerta en PSIM.

Los disparos cambian en función del control.



*Figura 7.4: Respuesta ante una entrada escalón en PSIM.*

Como puede apreciarse, el ancho de banda está comprendido entre 100Khz-50Khz. El rizado de tensión con carga está dentro de unos valores permitidos, en este caso 0'5V.

## 7.2 SIMULACIONES MATLAB

En MATLAB diferenciaremos el esquema de potencia del de control.




Figura 7.5: Esquema de potencia en MATLAB.

El esquema de potencia manda la medida de la corriente y de la tensión al esquema de control. Éste a su vez le envía las órdenes de disparo de los mosfet. Para la simulación, como puede apreciarse, no es necesario implementar los drivers. Los semiconductores tienen un comportamiento ideal, al igual que el transformador. El valor de la resistencia de carga se ha ido modificando para estudiar las diferentes respuestas en función de la carga. Todos los elementos son ideales.





Figura 7.6: Esquema de control en MATLAB.

Simular el control en MATLAB es más complejo que en PSIM ya que no disponemos de la función de transferencia del circuito de control UC3825. Para ello, comprendiendo su funcionamiento, se ha simulado empleando funciones de transferencia y puertas lógicas básicas entre otros.


El UC3825 tiene diversas formas de trabajar, en lazo de tensión, en lazo de corriente por control de pico, etc. Puesto que nuestro control será en modo de corriente por control de pico, el control está basado en este tipo de funcionamiento.

Veremos algunas de las formas de onda simuladas en MATLAB:




*Figura 7.7: Tensión de salida en el arranque en MATLAB.*

Al igual que en la simulación en PSIM, estabiliza aproximadamente en 0'4 segundos. Existe una pequeña sobreoscilación que no existe en la simulación en PSIM. Estas pequeñas diferencias son debidas al cambio del esquema de control. PSIM ya dispone del circuito UC3825 mientras que en el control en MATLAB se ha implementado unas puertas lógicas simulando el chip.



*Figura 7.8: Intensidad de la bobina en MATLAB.*

En esta figura podemos apreciar que en el momento de captura de la gráfica el convertidor está trabajando en discontinuo, cosa que no ocurre siempre.



*Figura 7.9: Tensión de bus de entrada en MATLAB.*

## 8 MONTAJE DEL PROTOTIPO

Después de haber diseñado el elevador y realizado los cálculos y simulaciones pertinentes procederemos al desarrollo del mismo. Montaremos dos circuitos, uno en placa de fibra y otro en PCB. El primero será para ajustar potenciómetros y prever errores de fabricación en la PCB.

### *Montaje en placa de fibra:*

Este montaje no requiere un diseño informático, pero tienes que realizar las pistas con estaño. Es un montaje laborioso, pero económico. Es monocapa, por lo que, no se permiten realizar vías como en las PCB, se soluciona con hilo de cable. Al poseer un gran número de cables con una considerable longitud aparece ruido eléctrico y acústico no deseado. El mayor problema de emplear placa de fibra es que el número de errores que puedas tener aumenta, ya sea por conexión de pistas, intercambio de dos pistas... Esto no sucederá en una PCB diseñada por ordenador.

### *Montaje en PCB:*


La primera ventaja de la PCB es que sólo hay que diseñarla y enviarla a fabricar. El acabado es bueno y tiene una presentación digna, pero tiene un coste elevado. A la hora de analizar el comportamiento, vemos que también encontramos ruido eléctrico, pero no al mismo nivel que la placa de de fibra.

Después de esta pequeña comparativa, se recomienda emplear siempre montajes en PCB, por seguridad del diseño y presencia entre otros.


En los siguientes apartados veremos unas imágenes, que nos presentarán el resultado de estos montajes.



## 8.1 IMÁGENES DEL PROTOTIPO EN PLACA DE FIBRA



*Figura 8.1: Imagen general del prototipo en placa de fibra.*



*Figura 8.2: Imagen placa de fibra.*

## 8.2 IMÁGENES DEL PROTOTIPO EN PCB




Figura 8.3: Imagen PCB.



Figura 8.4: Imagen PCB sin transformador

## 9 ANÁLISIS DE RESULTADOS

A lo largo de esta sección comprobaremos si los resultados obtenidos en las simulaciones se corresponden con los resultados experimentales. Para este análisis nos apoyaremos en algunas de las gráficas capturadas con el osciloscopio.

### 9.1 RESULTADOS PLACA DE FIBRA

Todas las gráficas representadas en este apartado están tomadas con carga. En todas ellas se puede apreciar pequeñas sobreoscilaciones debidas a ruido eléctrico. El transformador y la bobina están fabricados de forma artesanal, lo que provoca unas pérdidas considerables a altas potencias al igual que perturbaciones eléctricas y ruido acústico que también estará presente en otros componentes del circuito.

Empezaremos representando la forma de onda del oscilador, junto con la compensación de rampa. De esta forma veremos su atenuación. Ambas señales son las esperadas, tanto en forma, valor máximo y mínimo y en frecuencia.




Figura 9.1: Placa de fibra. Tensión del oscilador y compensación de rampa.

Veamos los disparos en los MOSFET. Como puede apreciarse el ciclo no es máximo porque el control regula el ciclo para obtener una salida constante.




Figura 9.2: Placa de fibra. Señales de disparo de los MOSFET.

Comprobamos que tenemos una salida de tensión constante. En la misma gráfica visualizaremos la tensión de entrada, que como veremos, tendrá un pequeño rizado. Éste se debe a la fuente de alimentación.




Figura 9.3: Placa de fibra. Tensión de entrada y de salida.

La tensión de salida es estable, tiene un rizado mínimo y por tanto, permisivo. El circuito está funcionando correctamente. Vamos a analizar el comportamiento del transformador y de la bobina.




Figura 9.4: Placa de fibra. Tensión de primario y secundario.

Como puede apreciarse, la forma de onda de la tensión que cae en el secundario no entra en la pantalla del osciloscopio. Por eso, se han capturado dos imágenes para representar la totalidad de su forma. Se comparan las tensiones de primario con la de secundario para ver que las perturbaciones en ambos son idénticas.

Después del transformador la tensión es rectificadora con una forma de onda esperada, como puede verse en la siguiente figura. Aunque presenta las mismas perturbaciones que las tensiones en el transformador, lo que es lógico. Estas perturbaciones se reducen de forma considerable en ausencia de carga.




Figura 9.5: Placa de fibra. Tensión rectificadora.

Finalmente, analizaremos la forma de onda de la corriente que circula por la bobina. En régimen permanente, ésta trabaja en discontinuo mientras que, en los transitorios, cuando saca ciclo máximo, lo hace en continuo.




Figura 9.6: Placa de fibra. Corriente en la bobina.

En la figura podemos apreciar que trabaja en discontinuo, pues se encontraba trabajando en régimen permanente cuando se capturo la imagen. El rizado de la corriente es el calculado en el diseño. Puede apreciarse que los picos de corriente alcanzan elevados valores, tal y como se había previsto.

## 9.2 RESULTADOS PCB

Los resultados obtenidos en la PCB son en vacío y con carga. Hemos realizado una pequeña comparativa para ver sus diferencias.

Empezaremos analizando el comportamiento de la tensión de entrada sin carga, donde vemos que es una tensión continua. Sin embargo, cuando trabajamos a potencia nominal, la tensión de entrada tiene un pequeño rizado, además de caer un poco el valor medio de la tensión.




Figura 9.7: PCB. Tensión de salida a ciclo máximo.

Los disparos de los MOSFET son los siguientes, a partir de aquí todas las gráficas se han capturado trabajando a ciclo máximo. Esta prueba se ha realizado con el fin de comprobar el rendimiento del equipo en las peores condiciones.




Figura 9.8: PCB. Tensión de disparo de los MOSFET.

Podemos apreciar que las formas de onda con carga se desfiguran. La que más perturbaciones sufre es el disparo de los MOSFET de la parte superior de las células de conmutación. Esto es debido a la excitación flotante que se precisa para disparar dichos MOSFET.




Figura 9.9: PCB. Tensiones del transformador y tensión DS de un MOSFET.

Veamos dos imágenes de la tensión que cae en el primario del transformador sin carga y con ella.




Figura 9.10: PCB. Tensiones del primario sin carga y con ella.

Con esta comparativa podemos apreciar la importancia que tiene el ruido eléctrico en los circuitos electrónicos de potencia.



Trabajando a ciclo máximo, la tensión de salida es de 395V. Regulando el ciclo de trabajo para obtener la tensión de referencia la salida es la esperada y coincide con la tensión de salida de la placa de fibra.




Figura 9.11: PCB. Tensión de salida.

## 10 ANÁLISIS ECONÓMICO DEL PROYECTO

### 10.1 COSTE DE MATERIAL

COMPONENTE	REFERENCIA	DESCRIPCIÓN	CANT.	€/UNI.	COSTE
Resistencias	R4-R9,R11-R14, R16-R21	1/2W	16	0,03€/u	0,48€
R. shunt	RS1-RS6	R_SHUNT 0.01 1W	6	0,40€/u	2,40€
Potenciómetro	POT_4k7 1/2W	2k 1/2W	1	0,20€/u	0,20€
Potenciómetro	POT_4k7 1/2W	880	1	0,20€/u	0,20€
Potenciómetro	POT_OSC_10K 1/2W	2k2	1	0,20€/u	0,20€
Potenciómetro	POT_PI_10k 1/2W	2k2	1	0,20€/u	0,20€
C. electrolítico	C1	220uF 450V	1	5,60€/u	5,60€
C. electrolítico	C5	2200uF 63V	1	0,45€/u	0,45€
Condensador	C2,C4,C6,C7, C12-C14,C20,C21	1uF 63V	9	0,05€/u	0,45€
Condensador	C3	220uF 63V	1	0,20€/u	0,20€
Condensador	C8	120pF 63V	1	0,03€/u	0,03€
Condensador	C9-C19	100uF 63V	2	0,10€/u	0,20€
Condensador	C10,C16	10uF 63V	2	0,08€/u	0,16€
Condensador	C11	0.1uF 63V	1	0,04€/u	0,04€
Condensador	C15,C17	10nF 63V	2	0,03€/u	0,06€
Condensador	C18	22nF 63V	1	0,03€/u	0,03€
Diodo	D1,D2,D7,D8	MUR1560	4	1,20€/u	4,80€
Diodo	D6	1N4007	1	0,10€/u	0,10€
Diodo Fast	D10-D11	BYV27100	2	0,30€/u	0,60€
Diodo Zener	D3	15V	1	0,07€/u	0,07€
Diodo Zener	D4,D5,D9	100V	3	0,15€/u	0,45€
MOSFET	Q1-Q4	IRF1010ES	4	3,30€/u	13,20€
Optoacoplador	U14	OPI110B	1	2,80€/u	2,80€
Regulador	U2	TL783	1	2,03€/u	2,03€
Controlador	U3	UC3825	1	6,48€/u	6,48€
Drivers	U11-U12	IR2110	2	4,21€/u	8,42€
Bobina	L1	1mH	1	3,72€/u	3,72€
Transformador	T1	1/9	1	14,35€/u	14,35€
Conector	J7	HEADER 15	1	2,28€/u	2,28€
Radiador		200x70x40	1	16,17€/u	16,17€
<b>TOTAL</b>					<b>86,37€</b>

Figura 10.1: Tabla del coste del material.

## 10.2 COSTE DE SUBCONTRATAS

DESCRIPCIÓN	EMPRESA	PREPARACIÓN	COSTE UNIT.	CANT.	COSTE
PCB	2CI	120€	70€/u	1	190€
Carcasa	Zadeka	-	20€/u	1	20€
<b>Total</b>					<b>210€</b>

Figura 10.2: Tabla del coste de subcontratas.

## 10.3 COSTE DE HERRAMIENTAS Y MATERIAL INFORMÁTICO

DESCRIPCIÓN	COSTE UNIT.	VIDA ÚTIL	USO	COSTE
Ordenador	1250€	60 meses	7 meses	145,83€
Osciloscopio	4000€	120 meses	4 meses	133,33€
<b>Total</b>				<b>279,16€</b>

Figura 10.3: Tabla del coste de herramientas y material informático.

## 10.4 COSTE DE PERSONAL

DESCRIPCIÓN	HORAS	COSTE POR HORAS	COSTE
Mano de obra	160h	5€/h	800€
Investigación	240h	5€/h	1200€
Diseño	640h	5€/h	3200€
Redacción	80h	5€/h	400€
<b>Total</b>			<b>5600€</b>

Figura 10.4: Tabla del coste de personal.

## 10.5 COSTE TOTAL DEL PROYECTO

DESCRIPCIÓN	COSTE TOTAL
Material	86,37€
Subcontratas	210,00€
Herramientas y material informático	279,16€
Personal	5600,00€
<b>Total</b>	<b>6175,53€</b>

*Figura 10.5: Tabla del coste total del proyecto.*

## 11 CONCLUSIONES

Como conclusión se puede decir que los objetivos iniciales del proyecto se han completado con éxito, resultando un trabajo de la magnitud de un proyecto fin de carrera.

Se ha definido una etapa de un proyecto enfocado al mercado, ampliado la gama de productos de la empresa. Se ha diseñado con el objetivo de cubrir una potencia no ofertada en este tipo de producto. Se ha realizado con éxito el diseño y desarrollo de un prototipo en placa de fibra y en PCB.

Pese a todo, deben realizarse el resto de etapas del producto. Además para que el producto llegue a comercializarse debe desarrollarse en su totalidad. Los pasos que se han de seguir son:

- Finalizar el diseño y desarrollo del resto de etapas.
- En la etapa del inversor se controlará la corriente, haciendo innecesario un control de la corriente en el elevador, un control en lazo de tensión es suficiente.
- Diseño y desarrollo de las protecciones del equipo.
- Rediseño de la PCB implementando las nuevas mejoras.
- Verificación final del producto mediante pruebas agresivas con el fin de alcanzar un producto robusto.
- Verificación de que cumple la normativa vigente.

## 12 BIBLIOGRAFÍA

- [1] ELECTRÓNICA DE POTENCIA. CIRCUITOS, DISPOSITIVOS Y APLICACIONES.  
Muhammad H. Rashid.  
Ed Pearson Prentice Hall.
- [2] ELECTRÓNICA DE POTENCIA.  
Daniel W. Hart.  
Ed Prentice Hall
- [3] POWER ELECTRONICS: CONVERTERS, APPLICATIONS AND DESIGN.  
Mohan, Undeland and Robbins.  
Ed. Wie Wiley.
- [4] PRÁCTICAS DE ELECTRÓNICA. SEMICONDUCTORES AVANZADOS Y OP-AM.  
Pareja, Muñoz y Angulo.  
Ed. Mc Graw Hill.
- [5] POWER SUPPLY DESIGN SEMINAR.  
Lloyd Dixon.  
Ed. Unitrode.
- [6] GENERADORES Y FILTROS ACTIVOS.  
Antonio Blanco Solsona.  
Ed. CEAC.
- [7] MÁQUINAS ELECTRICAS.  
Jesús Fraile Mora.  
Ed. Mc Graw Hill.

[8] ELECTRÓNICA INDUSTRIAL: TÉCNICAS DE POTENCIA.

J.A. Gualda, S. Martínez y P.M. Martínez.

Ed. Marcombo.

[9] FUNDAMENTALS OF POWER ELECTRONICS.

Robert W. Ericsson.

University of Colorado, Boulder.

## 13 ANEXOS

Dentro de este apartado nos vamos a encontrar las hojas técnicas de los componentes y los esquemas de la PCB, el guión a seguir será el siguiente:

### 13.1 HOJAS TÉCNICAS

13.1.1 NÚCLEO DE FERRITA DE LA BOBINA

13.1.2 NÚCLEO DE FERRITA DEL TRANSFORMADOR

13.1.3 MOSFET IRFP150

13.1.4 DIODOS DEL PUENTE DE GRAETZ MUR1560

13.1.5 CHIP DE CONTROL UC3825

13.1.6 REGULADOR DE TENSIÓN TL783

13.1.7 AMPLIFICADORES TLV272

13.1.8 DRIVERS IR2110

13.1.9 OPTOACOPLADOR PC817X

### 13.2 ESQUEMAS DE LA PCB

13.2.1 CARA TOP

13.2.2 CARA BOTTON



## 13.1 HOJAS TÉCNICAS

### 13.1.1 NÚCLEO DE FERRITA DE LA BOBINA



R 41.8 × 26.2 × 12.5	B64290L0022
R 50.0 × 30.0 × 20.0	B64290L0082

■ Epoxy coating

R 41.8 × 26.2 × 12.5 (mm)

R 1.646 × 1.031 × 0.492 (inch)

#### Dimensions

d <sub>a</sub> (mm)	d <sub>i</sub> (mm)	Height (mm)	d <sub>a</sub> (inch)	d <sub>i</sub> (inch)	Height (inch)	
41.8 ±1.0	26.2 ±0.6	12.5 ±0.3	1.646 ±0.039	1.031 ±0.024	0.492 ±0.012	uncoated <sup>1)</sup>
43.6 max.	24.8 min.	13.6 max.	1.717 max.	0.976 min.	0.535 max.	coated

#### Characteristics and ordering codes

Material	A <sub>L</sub> value nH	μ <sub>i</sub> (approx.)	Ordering code	Magnetic characteristics				Approx. weight g
				Σl/A mm <sup>-1</sup>	l <sub>e</sub> mm	A <sub>e</sub> mm <sup>2</sup>	V <sub>e</sub> mm <sup>3</sup>	
N87	2560 ±25%	2200	B64290L0022X087	1.08	103.0	95.75	9862	50
N30	5000 ±25%	4300	B64290L0022X830					
T65	5800 ±30%	5000	B64290L0022X065					
T37	7000 ±25%	6000	B64290L0022X037					

■ Epoxy coating

R 50.0 × 30.0 × 20.0 (mm)

R 1.969 × 1.181 × 0.787 (inch)

#### Dimensions

d <sub>a</sub> (mm)	d <sub>i</sub> (mm)	Height (mm)	d <sub>a</sub> (inch)	d <sub>i</sub> (inch)	Height (inch)	
50.0 ±1.0	30.0 ±0.7	20.0 ±0.5	1.969 ±0.039	1.181 ±0.028	0.787 ±0.020	uncoated <sup>1)</sup>
51.8 max.	28.5 min.	21.3 max.	2.039 max.	1.122 min.	0.839 max.	coated

#### Characteristics and ordering codes

Material	A <sub>L</sub> value nH	μ <sub>i</sub> (approx.)	Ordering code	Magnetic characteristics				Approx. weight g
				Σl/A mm <sup>-1</sup>	l <sub>e</sub> mm	A <sub>e</sub> mm <sup>2</sup>	V <sub>e</sub> mm <sup>3</sup>	
N87	4460 ±25%	2200	B64290L0082X087	0.62	120.4	195.7	23560	120
N30	8700 ±25%	4300	B64290L0082X830					
T65	10000 ±30%	4900	B64290L0082X065					
T37	12000 ±25%	6000	B64290L0082X037					

1) On request

Please read *Cautions and warnings* and *Important notes* at the end of this document.

2 09/06

## 13.1.2 NÚCLEO DE FERRITA DEL TRANSFORMADOR



E 65/32/27
Core <span style="float: right;">B66387</span>

■ Delivery mode: single units

### Magnetic characteristics (per set)

$$\Sigma l/A = 0.27 \text{ mm}^{-1}$$


$$l_e = 147 \text{ mm}$$

$$A_e = 535 \text{ mm}^2$$

$$A_{\min} = 529 \text{ mm}^2$$

$$V_e = 78600 \text{ mm}^3$$

Approx. weight 394 g/set



### Ungapped

Material	$A_L$ value nH	$\mu_e$	$P_V$ W/set	Ordering code
N27	7200 +30/-20%	1570	< 14.6 (200 mT, 25 kHz, 100 °C)	B66387G0000X127
N87	7900 +30/-20%	1700	< 6.7 (100 mT, 100 kHz, 100 °C)	B66387G0000X187

### Gapped

Material	g mm	$A_L$ value approx. nH	$\mu_e$	Ordering code ** = 27 (N27) = 87 (N87)
N27,	0.50 ±0.05	1214	265	B66387G0500X1**
N87	1.00 ±0.05	716	156	B66387G1000X1**
	1.50 ±0.05	526	115	B66387G1500X1**

The  $A_L$  value in the table applies to a core set comprising one ungapped core (dimension  $g = 0$ ) and one gapped core (dimension  $g > 0$ ).

### Calculation factors (for formulas, see "E cores: general information")

Material	Relationship between air gap – $A_L$ value		Calculation of saturation current			
	K1 (25 °C)	K2 (25 °C)	K3 (25 °C)	K4 (25 °C)	K3 (100 °C)	K4 (100 °C)
N27	716	-0.762	1231	-0.847	1154	-0.865
N87	716	-0.762	1168	-0.796	1131	-0.873

Validity range: K1, K2: 0.20 mm < s < 5.00 mm  
K3, K4: 230 nH <  $A_L$  < 2290 nH

Please read *Cautions and warnings* and *important notes* at the end of this document.

2 09/06

### 13.1.3 MOSFET IRFP150




### IRFP150, SiHFP150

Vishay Siliconix

#### Power MOSFET

PRODUCT SUMMARY		
$V_{DS}$ (V)	100	
$R_{DS(on)}$ ( $\Omega$ )	$V_{GS} = 10\text{ V}$	0.055
$Q_g$ (Max.) (nC)	140	
$Q_{gs}$ (nC)	29	
$Q_{gd}$ (nC)	68	
Configuration	Single	



#### FEATURES

- Dynamic  $dV/dt$  Rating
- Repetitive Avalanche Rated
- Isolated Central Mounting Hole
- 175 °C Operating Temperature
- Fast Switching
- Ease of Paralleling
- Simple Drive Requirements
- Lead (Pb)-free Available



#### DESCRIPTION

Third generation Power MOSFETs from Vishay provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness. The TO-247 package is preferred for commercial-industrial applications where higher power levels preclude the use of TO-220 devices. The TO-247 is similar but superior to the earlier TO-218 package because its isolated mounting hole. It also provides greater creepage distances between pins to meet the requirements of most safety specifications.

ORDERING INFORMATION	
Package	TO-247
Lead (Pb)-free	IRFP150PbF SiHFP150-E3
SnPb	IRFP150 SiHFP150

ABSOLUTE MAXIMUM RATINGS $T_C = 25\text{ }^\circ\text{C}$ , unless otherwise noted					
PARAMETER			SYMBOL	LIMIT	UNIT
Drain-Source Voltage			$V_{DS}$	100	V
Gate-Source Voltage			$V_{GS}$	$\pm 20$	
Continuous Drain Current	$V_{GS}$ at 10 V	$T_C = 25\text{ }^\circ\text{C}$	$I_D$	41	A
		$T_C = 100\text{ }^\circ\text{C}$		29	
Pulsed Drain Current <sup>a</sup>			$I_{DM}$	160	
Linear Derating Factor				1.5	W/°C
Single Pulse Avalanche Energy <sup>b</sup>			$E_{AS}$	830	mJ
Repetitive Avalanche Current <sup>c</sup>			$I_{AR}$	41	A
Repetitive Avalanche Energy <sup>d</sup>			$E_{AR}$	19	mJ
Maximum Power Dissipation	$T_C = 25\text{ }^\circ\text{C}$		$P_D$	230	W
Peak Diode Recovery $dV/dt$ <sup>e</sup>			$dV/dt$	5.5	V/ns
Operating Junction and Storage Temperature Range			$T_J, T_{stg}$	- 55 to + 175	°C
Soldering Recommendations (Peak Temperature)	for 10 s			300 <sup>d</sup>	
Mounting Torque	6-32 or M3 screw			10	lbf · in
				1.1	N · m

#### Notes

- Repetitive rating; pulse width limited by maximum junction temperature (see fig. 11).
- $V_{DD} = 25\text{ V}$ , starting  $T_J = 25\text{ }^\circ\text{C}$ ,  $L = 740\text{ }\mu\text{H}$ ,  $R_G = 25\text{ }\Omega$ ,  $I_{AS} = 41\text{ A}$  (see fig. 12).
- $I_{SD} \leq 41\text{ A}$ ,  $dI/dt \leq 300\text{ A}/\mu\text{s}$ ,  $V_{DD} \leq V_{DS}$ ,  $T_J \leq 175\text{ }^\circ\text{C}$ .
- 1.6 mm from case.



\* Pb containing terminations are not RoHS compliant, exemptions may apply

## IRFP150, SiHFP150

Vishay Siliconix



THERMAL RESISTANCE RATINGS				
PARAMETER	SYMBOL	TYP.	MAX.	UNIT
Maximum Junction-to-Ambient	$R_{thJA}$	-	40	°C/W
Case-to-Sink, Flat, Greased Surface	$R_{thCS}$	0.24	-	
Maximum Junction-to-Case (Drain)	$R_{thJC}$	-	0.65	

SPECIFICATIONS $T_J = 25\text{ }^\circ\text{C}$ , unless otherwise noted							
PARAMETER	SYMBOL	TEST CONDITIONS	MIN.	TYP.	MAX.	UNIT	
<b>Static</b>							
Drain-Source Breakdown Voltage	$V_{DS}$	$V_{GS} = 0\text{ V}, I_D = 250\text{ }\mu\text{A}$	100	-	-	V	
$V_{DS}$ Temperature Coefficient	$\Delta V_{DS}/T_J$	Reference to $25\text{ }^\circ\text{C}$ , $I_D = 1\text{ mA}$	-	0.14	-	V/°C	
Gate-Source Threshold Voltage	$V_{GS(th)}$	$V_{DS} = V_{GS}, I_D = 250\text{ }\mu\text{A}$	2.0	-	4.0	V	
Gate-Source Leakage	$I_{GSS}$	$V_{GS} = \pm 20\text{ V}$	-	-	$\pm 100$	nA	
Zero Gate Voltage Drain Current	$I_{DSS}$	$V_{DS} = 100\text{ V}, V_{GS} = 0\text{ V}$	-	-	25	$\mu\text{A}$	
		$V_{DS} = 80\text{ V}, V_{GS} = 0\text{ V}, T_J = 150\text{ }^\circ\text{C}$	-	-	250		
Drain-Source On-State Resistance	$R_{DS(on)}$	$V_{GS} = 10\text{ V}, I_D = 25\text{ A}^b$	-	-	0.055	$\Omega$	
Forward Transconductance	$g_{fs}$	$V_{DS} = 25\text{ V}, I_D = 25\text{ A}^b$	13	-	-	S	
<b>Dynamic</b>							
Input Capacitance	$C_{iss}$	$V_{GS} = 0\text{ V}, V_{DS} = 25\text{ V}, f = 1.0\text{ MHz}$ , see fig. 5	-	2800	-	pF	
Output Capacitance	$C_{oss}$		-	1100	-		
Reverse Transfer Capacitance	$C_{rss}$		-	280	-		
Total Gate Charge	$Q_g$	$V_{GS} = 10\text{ V}, I_D = 41\text{ A}, V_{DS} = 80\text{ V}$ , see fig. 6 and 13 <sup>b</sup>	-	-	140	nC	
Gate-Source Charge	$Q_{gs}$		-	-	29		
Gate-Drain Charge	$Q_{gd}$		-	-	68		
Turn-On Delay Time	$t_{d(on)}$	$V_{DD} = 50\text{ V}, I_D = 41\text{ A}, R_G = 6.2\text{ }\Omega, R_D = 1.2\text{ }\Omega$ , see fig. 10 <sup>b</sup>	-	16	-	ns	
Rise Time	$t_r$		-	120	-		
Turn-Off Delay Time	$t_{d(off)}$		-	60	-		
Fall Time	$t_f$		-	81	-		
Internal Drain Inductance	$L_D$	Between lead, 6 mm (0.25") from package and center of die contact 	-	5.0	-	nH	
Internal Source Inductance	$L_S$		-	13	-		
<b>Drain-Source Body Diode Characteristics</b>							
Continuous Source-Drain Diode Current	$I_S$	MOSFET symbol showing the integral reverse p-n junction diode 	-	-	41	A	
Pulsed Diode Forward Current <sup>a</sup>	$I_{SM}$		-	-	160		
Body Diode Voltage	$V_{SD}$	$T_J = 25\text{ }^\circ\text{C}, I_S = 41\text{ A}, V_{GS} = 0\text{ V}^b$	-	-	2.5	V	
Body Diode Reverse Recovery Time	$t_{rr}$	$T_J = 25\text{ }^\circ\text{C}, I_F = 41\text{ A}, di/dt = 100\text{ A}/\mu\text{s}^b$	-	220	330	ns	
Body Diode Reverse Recovery Charge	$Q_{rr}$		-	1.9	2.9		$\mu\text{C}$
Forward Turn-On Time	$t_{on}$		Intrinsic turn-on time is negligible (turn-on is dominated by $L_S$ and $L_D$ )				

### Notes

- a. Repetitive rating; pulse width limited by maximum junction temperature (see fig. 11).  
b. Pulse width  $\leq 300\text{ }\mu\text{s}$ ; duty cycle  $\leq 2\%$ .

## 13.1.4 DIODOS DEL PUENTE DE GRAETZ MUR1560

### MUR1510, MUR1515, MUR1520, MUR1540, MUR1560, MURF1560

Preferred Devices

#### SWITCHMODE™ Power Rectifiers

These state-of-the-art devices are a series designed for use in switching power supplies, inverters and as free wheeling diodes.

##### Features

- Ultrafast 35 and 60 Nanosecond Recovery Time
- 175°C Operating Junction Temperature
- High Voltage Capability to 600 V
- Low Forward Drop
- Low Leakage Specified @ 150°C Case Temperature
- Current Derating Specified @ Both Case and Ambient Temperatures
- Pb-Free Packages are Available\*

##### Mechanical Characteristics:



- Case: Epoxy, Molded
- Weight: 1.9 Grams (Approximately)
- Finish: All External Surfaces Corrosion Resistant and Terminal Leads are Readily Solderable
- Lead Temperature for Soldering Purposes: 260°C Max. for 10 Seconds




**ON Semiconductor®**

<http://onsemi.com>

#### ULTRAFAST RECTIFIERS 15 AMPERES, 100–600 VOLTS



TO-220AC  
 CASE 221B  
 STYLE 1



TO-220 FULLPAK  
 CASE 221E  
 STYLE 1

##### MARKING DIAGRAMS



- A = Assembly Location
- Y = Year
- WW = Work Week
- G = Pb-Free Package
- U15xx = Device Code  
 xx = 10, 15, 20, 40 or 60
- KA = Diode Polarity

##### ORDERING INFORMATION

See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet.

Preferred devices are recommended choices for future use and best overall value.

\*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERM/D.

**MUR1510, MUR1515, MUR1520, MUR1540, MUR1560, MURF1560**

**MAXIMUM RATINGS**

Rating	Symbol	MUR					Unit
		1510	1515	1520	1540	1560	
Peak Repetitive Reverse Voltage Working Peak Reverse Voltage DC Blocking Voltage	$V_{RRM}$ $V_{RWM}$ $V_R$	100	150	200	400	600	V
Average Rectified Forward Current (Rated $V_R$ )	$I_{F(AV)}$	15 @ $T_C = 150^\circ\text{C}$			15 @ $T_C = 145^\circ\text{C}$		A
Peak Rectified Forward Current (Rated $V_R$ , Square Wave, 20 kHz)	$I_{FRM}$	30 @ $T_C = 150^\circ\text{C}$			30 @ $T_C = 145^\circ\text{C}$		A
Nonrepetitive Peak Surge Current (Surge applied at rated load conditions halfwave, single phase, 60 Hz)	$I_{FSM}$	200			150		A
Operating Junction Temperature and Storage Temperature Range	$T_J, T_{stg}$	-65 to +175					$^\circ\text{C}$

Stresses exceeding Maximum Ratings may damage the device. Maximum Ratings are stress ratings only. Functional operation above the Recommended Operating Conditions is not implied. Extended exposure to stresses above the Recommended Operating Conditions may affect device reliability.

**THERMAL CHARACTERISTICS**

Parameter	Symbol	Value	Unit
MUR1510 Series: Thermal Resistance Junction-to-Case Junction-to-Ambient	$R_{\theta JC}$ $R_{\theta JA}$	1.5 73	$^\circ\text{C/W}$
MURF1560: Thermal Resistance Junction-to-Case Junction-to-Ambient	$R_{\theta JC}$ $R_{\theta JA}$	4.25 75	$^\circ\text{C/W}$

**ELECTRICAL CHARACTERISTICS**

Characteristic	Symbol	1510	1515	1520	1540	1560	Unit
Maximum Instantaneous Forward Voltage (Note 1) ( $I_F = 15\text{ A}$ , $T_C = 150^\circ\text{C}$ ) ( $I_F = 15\text{ A}$ , $T_C = 25^\circ\text{C}$ )	$V_F$		0.85 1.05		1.12 1.25	1.20 1.50	V
Maximum Instantaneous Reverse Current (Note 1) (Rated DC Voltage, $T_C = 150^\circ\text{C}$ ) (Rated DC Voltage, $T_C = 25^\circ\text{C}$ )	$i_R$		500 10		500 10	1000 10	$\mu\text{A}$
Maximum Reverse Recovery Time ( $I_F = 1.0\text{ A}$ , $di/dt = 50\text{ A}/\mu\text{s}$ )	$t_{rr}$		35			60	ns

1. Pulse Test: Pulse Width = 300  $\mu\text{s}$ , Duty Cycle  $\leq 2.0\%$ .

## 13.1.5 CHIP DE CONTROL UC3825



UC1823A, UC2823A, UC2823B,  
 UC3823A, UC3823B, UC1825A,  
 UC2825A, UC2825B, UC3825A, UC3825B

SLUS334C – AUGUST 1995 – REVISED AUGUST 2004

### HIGH-SPEED PWM CONTROLLER


#### FEATURES

- Improved Versions of the UC3823/UC3825 PWMs
- Compatible with Voltage-Mode or Current-Mode Control Methods
- Practical Operation at Switching Frequencies to 1 MHz
- 50-ns Propagation Delay to Output
- High-Current Dual Totem Pole Outputs (2-A Peak)
- Trimmed Oscillator Discharge Current
- Low 100- $\mu$ A Startup Current
- Pulse-by-Pulse Current Limiting Comparator
- Latched Overcurrent Comparator With Full Cycle Restart

#### DESCRIPTION

The UC3823A and UC3823B and the UC3825A and UC3825B family of PWM controllers are improved versions of the standard UC3823 and UC3825 family. Performance enhancements have been made to several of the circuit blocks. Error amplifier gain bandwidth product is 12 MHz, while input offset voltage is 2 mV. Current limit threshold is assured to a tolerance of 5%. Oscillator discharge current is specified at 10 mA for accurate dead time control. Frequency accuracy is improved to 6%. Startup supply current, typically 100  $\mu$ A, is ideal for off-line applications. The output drivers are redesigned to actively sink current during UVLO at no expense to the startup current specification. In addition each output is capable of 2-A peak currents during transitions.

#### BLOCK DIAGRAM



\* On the UC1823A version, toggles Q and  $\bar{Q}$  are always low.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 2004, Texas Instruments Incorporated

**UC1823A, UC2823A, UC2823B,  
 UC3823A, UC3823B, UC1825A,  
 UC2825A, UC2825B, UC3825A, UC3825B**



SLUS334C – AUGUST 1995 – REVISED AUGUST 2004



These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam during storage or handling to prevent electrostatic damage to the MOS gates.

**DESCRIPTION (CONTINUED)**

Functional improvements have also been implemented in this family. The UC3825 shutdown comparator is now a high-speed overcurrent comparator with a threshold of 1.2 V. The overcurrent comparator sets a latch that ensures full discharge of the soft-start capacitor before allowing a restart. While the fault latch is set, the outputs are in the low state. In the event of continuous faults, the soft-start capacitor is fully charged before discharge to insure that the fault frequency does not exceed the designed soft start period. The UC3825 CLOCK pin has become CLK/LEB. This pin combines the functions of clock output and leading edge blanking adjustment and has been buffered for easier interfacing.

The UC3825A and UC3825B have dual alternating outputs and the same pin configuration of the UC3825. The UC3823A and UC3823B outputs operate in phase with duty cycles from zero to less than 100%. The pin configuration of the UC3823A and UC3823B is the same as the UC3823 except pin 11 is now an output pin instead of the reference pin to the current limit comparator. "A" version parts have UVLO thresholds identical to the original UC3823 and UC3825. The "B" versions have UVLO thresholds of 16 V and 10 V, intended for ease of use in off-line applications.

Consult the application note, *The UC3823A,B and UC3825A,B Enhanced Generation of PWM Controllers*, (SLUA125) for detailed technical and applications information.

**ORDERING INFORMATION**


TA	MAXIMUM DUTY CYCLE	UVLO					
		9.2 V / 8.4 V			16 V / 10 V		
		SOIC-16 <sup>(1)</sup> (DW)	PDIP-16 (N)	PLCC-20 <sup>(1)</sup> (Q)	SOIC-16 (DW)	PDIP-16 (N)	PLCC-20 <sup>(1)</sup> (Q)
-40°C to 85°C	< 100%	UC2823ADW	UC2823AN	UC2823AQ	UC2823BDW	UC2823BN	-
	< 50%	UC2825ADW	UC2825AN	UC2825AQ	UC2825BDW	UC2825BN	-
-0°C to 70°C	< 100%	UC3823ADW	UC3823AN	UC3823AQ	UC3823BDW	UC3823BN	-
	< 50%	UC3825ADW	UC3825AN	UC3825AQ	UC3825BDW	UC3825BN	UC3825BQ

<sup>(1)</sup> The DW and Q packages are also available taped and reeled. Add TR suffix to the device type (i.e., UC2823ADWR). To order quantities of 1000 devices per reel for the Q package and 2000 devices per reel for the DW package.


TA	MAXIMUM DUTY CYCLE	UVLO	
		9.2 V / 8.4 V	
		CDIP-16 (J)	LCCC-20 (L)
-55°C to 125°C	< 100%	UC1823AJ, UC1823AJ883B, UC1823AJQMLV	UC1823AL, UC1823AL883B
	< 50%	UC1825AJ, UC1825AJ883B, UC1825AJQMLV	UC1825AL, UC1825AL883B, UC1825ALQMLV

**PIN ASSIGNMENTS**

**DW, J, OR N PACKAGES  
(TOP VIEW)**



**Q OR L PACKAGES  
(TOP VIEW)**



NC = no connection





UC1823A, UC2823A, UC2823B,  
 UC3823A, UC3823B, UC1825A,  
 UC2825A, UC2825B, UC3825A, UC3825B

SLUS334C – AUGUST 1995 – REVISED AUGUST 2004

TERMINAL FUNCTIONS

TERMINAL NAME	NO.		I/O	DESCRIPTION
	J or DW	Q or L		
CLK/LEB	4	5	O	Output of the internal oscillator
CT	6	8	I	Timing capacitor connection pin for oscillator frequency programming. The timing capacitor should be connected to the device ground using minimal trace length.
EAOUT	3	4	O	Output of the error amplifier for compensation
GND	10	13	–	Analog ground return pin
ILIM	9	12	I	Input to the current limit comparator
INV	1	2	I	Inverting input to the error amplifier
NI	2	3	I	Non-inverting input to the error amplifier
OUTA	11	14	O	High current totem pole output A of the on-chip drive stage.
OUTB	14	18	O	High current totem pole output B of the on-chip drive stage.
PGND	12	15	–	Ground return pin for the output driver stage
RAMP	7	9	I	Non-inverting input to the PWM comparator with 1.25-V internal input offset. In voltage mode operation, this serves as the input voltage feed-forward function by using the CT ramp. In peak current mode operation, this serves as the slope compensation input.
RT	5	7	I	Timing resistor connection pin for oscillator frequency programming
SS	8	10	I	Soft-start input pin which also doubles as the maximum duty cycle clamp.
VC	13	17	–	Power supply pin for the output stage. This pin should be bypassed with a 0.1- $\mu$ F monolithic ceramic low ESL capacitor with minimal trace lengths.
VCC	15	19	–	Power supply pin for the device. This pin should be bypassed with a 0.1- $\mu$ F monolithic ceramic low ESL capacitor with minimal trace lengths
VREF	16	20	O	5.1-V reference. For stability, the reference should be bypassed with a 0.1- $\mu$ F monolithic ceramic low ESL capacitor and minimal trace length to the ground plane.

ABSOLUTE MAXIMUM RATINGS

over operating free-air temperature range unless otherwise noted<sup>(1)</sup>

		UNIT
V <sub>IN</sub>	Supply voltage,	VC, VCC
		22 V
I <sub>O</sub>	Source or sink current, DC	OUTA, OUTB
		0.5 A
I <sub>O</sub>	Source or sink current, pulse (0.5 $\mu$ s)	OUTA, OUTB
		2.2 A
	Analog inputs	INV, NI, RAMP
		–0.3 V to 7 V
	Power ground	ILIM, SS
		–0.3 V to 6 V
		$\pm$ 0.2 V
I <sub>CLK</sub>	Clock output current	CLK/LEB
		–5 mA
I <sub>O(EA)</sub>	Error amplifier output current	EAOUT
		5 mA
I <sub>SS</sub>	Soft-start sink current	SS
		20 mA
I <sub>OSC</sub>	Oscillator charging current	RT
		–5 mA
T <sub>J</sub>	Operating virtual junction temperature range	
		–55°C to 150°C
T <sub>stg</sub>	Storage temperature	
		–65°C to 150°C
	Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	
		–55°C to 150°C
t <sub>STG</sub>	Storage temperature	
		–65°C to 150°C
	Lead temperature 1,6 mm (1/16 inch) from cases for 10 seconds	
		300°C

(1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

**UC1823A, UC2823A, UC2823B,  
 UC3823A, UC3823B, UC1825A,  
 UC2825A, UC2825B, UC3825A, UC3825B**



SLUS334C - AUGUST 1995 - REVISED AUGUST 2004

**ELECTRICAL CHARACTERISTICS**

$T_A = -55^\circ\text{C}$  to  $125^\circ\text{C}$  for the UC1823A/UC1825A,  $T_A = -40^\circ\text{C}$  to  $85^\circ\text{C}$  for the UC2823x/UC2825x,  $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$  for the UC3823x/UC3825x,  $R_T = 3.65\text{ k}\Omega$ ,  $C_T = 1\text{ nF}$ ,  $V_{CC} = 12\text{ V}$ ,  $T_A = T_J$  (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT		
<b>REFERENCE, V<sub>REF</sub></b>							
V <sub>O</sub>	Output voltage range	T <sub>J</sub> = 25°C, I <sub>O</sub> = 1 mA		5.05	5.1	5.15	V
	Line regulation	12 V ≤ V <sub>CC</sub> ≤ 20 V		2	15		mV
	Load regulation	1 mA ≤ I <sub>O</sub> ≤ 10 mA		5	20		mV
	Total output variation	Line, load, temperature		5.03	5.17		V
	Temperature stability <sup>(1)</sup>	T <sub>(min)</sub> < T <sub>A</sub> < T <sub>(max)</sub>		0.2	0.4		mV/°C
	Output noise voltage <sup>(1)</sup>	10 Hz < f < 10 kHz		50			μV <sub>RMS</sub>
	Long term stability <sup>(1)</sup>	T <sub>J</sub> = 125°C, 1000 hours		5	25		mV
	Short circuit current	V <sub>REF</sub> = 0 V		30	60	90	mA
<b>OSCILLATOR</b>							
f <sub>OSC</sub>	Initial accuracy <sup>(1)</sup>	T <sub>J</sub> = 25°C		375	400	425	kHz
		R <sub>T</sub> = 6.6 kΩ, C <sub>T</sub> = 220 pF, T <sub>A</sub> = 25°C		0.9	1	1.1	MHz
	Total variation <sup>(1)</sup>	Line, temperature		350	450		kHz
		R <sub>T</sub> = 6.6 kΩ, C <sub>T</sub> = 220 pF		0.85	1.15		MHz
	Voltage stability	12 V < V <sub>CC</sub> < 20 V				1%	
	Temperature stability <sup>(1)</sup>	T <sub>(min)</sub> < T <sub>A</sub> < T <sub>(max)</sub>		+/-	5%		
	High-level output voltage, clock			3.7	4		V
	Low-level output voltage, clock			0	0.2		
	Ramp peak			2.6	2.8	3	
	Ramp valley			0.7	1	1.25	
	Ramp valley-to-peak			1.6	1.8	2	
I <sub>OSC</sub>	Oscillator discharge current	R <sub>T</sub> = OPEN, V <sub>CT</sub> = 2 V		9	10	11	mA
<b>ERROR AMPLIFIER</b>							
	Input offset voltage			2	10		mV
	Input bias current			0.6	3		μA
	Input offset current			0.1	1		
	Open loop gain	1 V < V <sub>O</sub> < 4 V		60	95		dB
CMRR	Common mode rejection ratio	1.5 V < V <sub>CM</sub> < 5.5 V		75	95		
PSRR	Power supply rejection ratio	12 V < V <sub>CC</sub> < 20 V		85	110		
I <sub>O(sink)</sub>	Output sink current	V <sub>EAO</sub> = 1 V		1	2.5		mA
I <sub>O(src)</sub>	Output source current	V <sub>EAO</sub> = 4 V		-0.5	-1.3		
	High-level output voltage	I <sub>EAO</sub> = -0.5 mA		4.5	4.7	5	V
	Low-level output voltage	I <sub>EAO</sub> = -1 mA		0	0.5	1	
	Gain bandwidth product	f = 200 kHz		6	12		MHz
	Slew rate <sup>(1)</sup>			6	9		V/μs

(1) Ensured by design. Not production tested.



**UC1823A, UC2823A, UC2823B,  
 UC3823A, UC3823B, UC1825A,  
 UC2825A, UC2825B, UC3825A, UC3825B**

SLUS334C – AUGUST 1995 – REVISED AUGUST 2004

**ELECTRICAL CHARACTERISTICS**

$T_A = -55^\circ\text{C}$  to  $125^\circ\text{C}$  for the UC1823A/UC1825A,  $T_A = -40^\circ\text{C}$  to  $85^\circ\text{C}$  for the UC2823x/UC2825x,  $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$  for the UC3823x/UC3825x,  $R_T = 3.65\text{ k}\Omega$ ,  $C_T = 1\text{ nF}$ ,  $V_{CC} = 12\text{ V}$ ,  $T_A = T_J$  (unless otherwise noted)

PWM COMPARATOR						
$I_{BIAS}$	Bias current, RAMP	$V_{RAMP} = 0\text{ V}$	-1	-8	$\mu\text{A}$	
	Minimum duty cycle			0%		
	Maximum duty cycle		85%			
$t_{LEB}$	Leading edge blanking time	$R_{LEB} = 2\text{ k}\Omega$ , $C_{LEB} = 470\text{ pF}$	300	375	450	ns
$R_{LEB}$	Leading edge blanking resistance	$V_{CLK/LEB} = 3\text{ V}$	8.5	10.0	11.5	$\text{k}\Omega$
$V_{ZDC}$	Zero dc threshold voltage, EAOUT	$V_{RAMP} = 0\text{ V}$	1.10	1.25	1.4	V
$t_{DELAY}$	Delay-to-output time	$V_{EAOUT} = 2.1\text{ V}$ , $V_{ILIM} = 0\text{ V}$ to $2\text{ V}$ step		50	80	ns
CURRENT LIMIT / START SEQUENCE / FAULT						
$I_{SS}$	Soft-start charge current	$V_{SS} = 2.5\text{ V}$	8	14	20	$\mu\text{A}$
$V_{SS}$	Full soft-start threshold voltage		4.3	5		V
$I_{DSCH}$	Restart discharge current	$V_{SS} = 2.5\text{ V}$	100	250	350	$\mu\text{A}$
$I_{SS}$	Restart threshold voltage		0.3	0.5		V
$I_{BIAS}$	ILIM bias current	$V_{ILIM} = 0\text{ V}$ to $2\text{ V}$ step			15	$\mu\text{A}$
$I_{CL}$	Current limit threshold voltage		0.95	1	1.05	V
	Overcurrent threshold voltage		1.14	1.2	1.26	V
$t_d$	Delay-to-output time, ILIM <sup>(1)</sup>	$V_{ILIM} = 0\text{ V}$ to $2\text{ V}$ step		50	80	ns
OUTPUT						
	Low-level output saturation voltage	$I_{OUT} = 20\text{ mA}$	0.25	0.4	V	
		$I_{OUT} = 200\text{ mA}$	1.2	2.2		
	High-level output saturation voltage	$I_{OUT} = 20\text{ mA}$	1.9	2.9		
		$I_{OUT} = 200\text{ mA}$	2	3		
$t_r$ , $t_f$	Rise/fall time <sup>(1)</sup>	$C_L = 1\text{ nF}$	20	45	ns	
UNDERVOLTAGE LOCKOUT (UVLO)						
	Start threshold voltage	UC2823B, UC2825B, UC3825B, UC3825B	16	17	V	
		UC1823A, UC1825A, UC2823A, UC2825A UC3825A, UC3825A	8.4	9.2		9.6
	Stop threshold voltage	UC2823B, UC2825B, UC3825B, UC3825B	9	10		
	OVLO hysteresis	UC1823A, UC1825A, UC2823A, UC2825A UC3825A, UC3825A	0.4	0.8		1.2
		UC2823B, UC2825B, UC3825B, UC3825B	5	6		7
SUPPLY CURRENT						
$I_{SU}$	Startup current	$V_C = V_{CC} = V_{TH} = -0.5\text{ V}$	100	300	$\mu\text{A}$	
$I_{CC}$	Input current		28	36	mA	

<sup>(1)</sup> Ensured by design. Not production tested.


## 13.1.6 REGULADOR DE TENSIÓN TL783

### TL783 HIGH-VOLTAGE ADJUSTABLE REGULATOR

SLVS036E – SEPTEMBER 1981 – REVISED FEBRUARY 2000


- Output Adjustable From 1.25 V to 125 V When Used With an External Resistor Divider
- 700-mA Output Current
- Full Short-Circuit, Safe-Operating-Area, and Thermal-Shutdown Protection
- 0.001%/V Typical Input Voltage Regulation
- 0.15% Typical Output Voltage Regulation
- 76-dB Typical Ripple Rejection
- Standard TO-220AB Package

KC PACKAGE  
 (TOP VIEW)



The OUT terminal is in electrical contact with the mounting base.

TO-220AB



#### description

The TL783 is an adjustable three-terminal high-voltage regulator with an output range of 1.25 V to 125 V and a DMOS output transistor capable of sourcing more than 700 mA. It is designed for use in high-voltage applications where standard bipolar regulators cannot be used. Excellent performance specifications, superior to those of most bipolar regulators, are achieved through circuit design and advanced layout techniques.

As a state-of-the-art regulator, the TL783 combines standard bipolar circuitry with high-voltage double-diffused MOS transistors on one chip to yield a device capable of withstanding voltages far higher than standard bipolar integrated circuits. Because of its lack of secondary-breakdown and thermal-runaway characteristics usually associated with bipolar outputs, the TL783 maintains full overload protection while operating at up to 125 V from input to output. Other features of the device include current limiting, safe-operating-area (SOA) protection, and thermal shutdown. Even if ADJ is inadvertently disconnected, the protection circuitry remains functional.

Only two external resistors are required to program the output voltage. An input bypass capacitor is necessary only when the regulator is situated far from the input filter. An output capacitor, although not required, improves transient response and protection from instantaneous output short circuits. Excellent ripple rejection can be achieved without a bypass capacitor at the adjustment terminal.

The TL783C is characterized for operation over the virtual junction temperature range of 0°C to 125°C.

AVAILABLE OPTIONS

T <sub>J</sub>	PACKAGED DEVICE	
	HEAT-SINK MOUNTED (KC)	CHIP FORM (Y)
0°C to 125°C	TL783CKC	TL783Y

Chip forms are tested at 25°C.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS  
 INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265


Copyright © 2000, Texas Instruments Incorporated

1

**TL783  
 HIGH-VOLTAGE ADJUSTABLE REGULATOR**

SLVS036E – SEPTEMBER 1981 – REVISED FEBRUARY 2000

**functional block diagram**



**absolute maximum ratings over operating temperature range (unless otherwise noted)†**

Input-to-output differential voltage, $V_I - V_O$ .....	125 V
Operating free-air, $T_A$ ; case, $T_C$ ; or virtual junction, $T_J$ , temperature .....	150°C
Package thermal impedance, $\theta_{JA}$ (see Notes 1 and 2) .....	22°C/W
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds .....	260°C
Storage temperature range, $T_{stg}$ .....	-65°C to 150°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

- NOTES: 1. Maximum power dissipation is a function of  $T_J(\text{max})$ ,  $\theta_{JA}$ , and  $T_A$ . The maximum allowable power dissipation at any allowable ambient temperature is  $P_D = (T_J(\text{max}) - T_A)/\theta_{JA}$ . Operating at the absolute maximum  $T_J$  of 150°C can impact reliability. Due to variations in individual device electrical characteristics and thermal resistance, the built-in thermal overload protection may be activated at power levels slightly above or below the rated dissipation.
2. The package thermal impedance is calculated in accordance with JESD 51.

**recommended operating conditions**

	MIN	MAX	UNIT
Input-to-output voltage differential, $V_I - V_O$		125	V
Output current, $I_O$	15	700	mA
Operating virtual junction temperature, $T_J$	TL783C	0	125 °C

TL783  
 HIGH-VOLTAGE ADJUSTABLE REGULATOR

SLVS036E – SEPTEMBER 1981 – REVISED FEBRUARY 2000

electrical characteristics at  $V_I - V_O = 25\text{ V}$ ,  $I_O = 0.5\text{ A}$ ,  $T_J = 0^\circ\text{C}$  to  $125^\circ\text{C}$  (unless otherwise noted)

PARAMETER	TEST CONDITION <sup>†</sup>	TL783C			UNIT	
		MIN	TYP	MAX		
Input voltage regulation <sup>‡</sup>	$V_I - V_O = 20\text{ V}$ to $125\text{ V}$ , $P \leq$ rated dissipation	$T_J = 25^\circ\text{C}$		0.001	0.01	%V
		$T_J = 0^\circ\text{C}$ to $125^\circ\text{C}$		0.004	0.02	
Ripple rejection	$\Delta V_I(\text{pp}) = 10\text{ V}$ , $V_O = 10\text{ V}$ , $f = 120\text{ Hz}$	66	76			dB
Output voltage regulation	$I_O = 15\text{ mA}$ to $700\text{ mA}$ , $T_J = 25^\circ\text{C}$	$V_O \leq 5\text{ V}$	7.5	25	mV	
		$V_O \geq 5\text{ V}$	0.15%	0.5%		
	$I_O = 15\text{ mA}$ to $700\text{ mA}$ , $P \leq$ rated dissipation	$V_O \leq 5\text{ V}$	20	70	mV	
		$V_O \geq 5\text{ V}$	0.3%	1.5%		
Output voltage change with temperature		0.4%				
Output voltage long-term drift	1000 hours at $T_J = 125^\circ\text{C}$ , $V_I - V_O = 125\text{ V}$	0.2%				
Output noise voltage	$f = 10\text{ Hz}$ to $10\text{ kHz}$ , $T_J = 25^\circ\text{C}$	0.003%				
Minimum output current to maintain regulation	$V_I - V_O = 125\text{ V}$			15	mA	
Peak output current	$V_I - V_O = 25\text{ V}$ , $t = 1\text{ ms}$	1100			mA	
	$V_I - V_O = 15\text{ V}$ , $t = 30\text{ ms}$	715				
	$V_I - V_O = 25\text{ V}$ , $t = 30\text{ ms}$	700	900			
	$V_I - V_O = 125\text{ V}$ , $t = 30\text{ ms}$	100	250			
ADJ input current		83	110		$\mu\text{A}$	
Change in ADJ input current	$V_I - V_O = 15\text{ V}$ to $125\text{ V}$ , $I_O = 15\text{ mA}$ to $700\text{ mA}$ , $P \leq$ rated dissipation	0.5		5	$\mu\text{A}$	
Reference voltage (OUT to ADJ)	$V_I - V_O = 10\text{ V}$ to $125\text{ V}$ , $I_O = 15\text{ mA}$ to $700\text{ mA}$ , $P \leq$ rated dissipation, See Note 3	1.2	1.27	1.3	V	

<sup>†</sup> Pulse-testing techniques maintain the junction temperature as close to the ambient temperature as possible. Thermal effects must be taken into account separately.

<sup>‡</sup> Input voltage regulation is expressed here as the percentage change in output voltage per 1-V change at the input.

NOTE 3: Due to the dropout voltage and output current-limiting characteristics of this device, output current is limited to less than 700 mA at input-to-output voltage differentials of less than 25 V.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

**TL783**  
**HIGH-VOLTAGE ADJUSTABLE REGULATOR**

SLVS036E – SEPTEMBER 1981 – REVISED FEBRUARY 2000

electrical characteristics at  $V_I - V_O = 25\text{ V}$ ,  $I_O = 0.5\text{ A}$ ,  $T_J = 25^\circ\text{C}$  (unless otherwise noted)

PARAMETER	TEST CONDITION†	TL783Y			UNIT	
		MIN	TYP	MAX		
Input voltage regulation‡	$V_I - V_O = 20\text{ V to }125\text{ V}$ , $P \leq \text{rated dissipation}$		0.001		%V	
Ripple rejection	$\Delta V_I(\text{pp}) = 10\text{ V}$ , $V_O = 10\text{ V}$ , $f = 120\text{ Hz}$		76		dB	
Output voltage regulation	$I_O = 15\text{ mA to }700\text{ mA}$	$V_O \leq 5\text{ V}$	7.5		mV	
		$V_O \geq 5\text{ V}$	0.15%			
	$I_O = 15\text{ mA to }700\text{ mA}$ , $P \leq \text{rated dissipation}$	$V_O \leq 5\text{ V}$		20		mV
		$V_O \geq 5\text{ V}$		0.3%		
Output voltage change with temperature			0.4%			
Output noise voltage	$f = 10\text{ Hz to }10\text{ kHz}$		0.003%			
Peak output current	$V_I - V_O = 25\text{ V}$ , $t = 1\text{ ms}$		1100		mA	
	$V_I - V_O = 15\text{ V}$ , $t = 30\text{ ms}$		715			
	$V_I - V_O = 25\text{ V}$ , $t = 30\text{ ms}$		900			
	$V_I - V_O = 125\text{ V}$ , $t = 30\text{ ms}$		250			
ADJ input current			83		$\mu\text{A}$	
Change in ADJ input current	$V_I - V_O = 15\text{ V to }125\text{ V}$ , $I_O = 15\text{ mA to }700\text{ mA}$ , $P \leq \text{rated dissipation}$		0.5		$\mu\text{A}$	
Reference voltage (OUT to ADJ)	$V_I - V_O = 10\text{ V to }125\text{ V}$ , $I_O = 15\text{ mA to }700\text{ mA}$ , $P \leq \text{rated dissipation}$ , See Note 3		1.27		V	

† Pulse-testing techniques maintain the junction temperature as close to the ambient temperature as possible. Thermal effects must be taken into account separately.

‡ Input voltage regulation is expressed here as the percentage change in output voltage per 1-V change at the input.

NOTE 3: Due to the dropout voltage and output current-limiting characteristics of this device, output current is limited to less than 700 mA at input-to-output voltage differentials of less than 25 V.




POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

## 13.1.7 AMPLIFICADORES TLV272

### TLV271, TLV272, TLV274 FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT OPERATIONAL AMPLIFIERS SLOS351C – MARCH 2001 – REVISED JULY 2002

- Rail-To-Rail Output
- Wide Bandwidth . . . 3 MHz
- High Slew Rate . . . 2.4 V/ $\mu$ s
- Supply Voltage Range . . . 2.7 V to 16 V
- Supply Current . . . 550  $\mu$ A/Channel
- Input Noise Voltage . . . 39 nV/ $\sqrt{\text{Hz}}$
- Input Bias Current . . . 1 pA
- Specified Temperature Range
  - 0°C to 70°C . . . Commercial Grade
  - 40°C to 125°C . . . Industrial Grade
- Ultrasmall Packaging
  - 5 Pin SOT-23 (TLV271)
  - 8 Pin MSOP (TLV272)
- Ideal Upgrade for TLC27x Family

Operational Amplifier



#### description

The TLV27x takes the minimum operating supply voltage down to 2.7 V over the extended industrial temperature range while adding the rail-to-rail output swing feature. This makes it an ideal alternative to the TLC27x family for applications where rail-to-rail output swings are essential. The TLV27x also provides 3-MHz bandwidth from only 550  $\mu$ A.

Like the TLC27x, the TLV27x is fully specified for 5-V and  $\pm$ 5-V supplies. The maximum recommended supply voltage is 16 V, which allows the devices to be operated from a variety of rechargeable cells ( $\pm$ 8 V supplies down to  $\pm$ 1.35 V).

The CMOS inputs enable use in high-impedance sensor interfaces, with the lower voltage operation making an attractive alternative for the TLC27x in battery-powered applications.

All members are available in PDIP and SOIC with the singles in the small SOT-23 package, duals in the MSOP, and quads in the TSSOP package.

The 2.7-V operation makes it compatible with Li-Ion powered systems and the operating supply voltage range of many micropower microcontrollers available today including TI's MSP430.

SELECTION OF SIGNAL AMPLIFIER PRODUCTS†

DEVICE	V <sub>DD</sub> (V)	V <sub>IO</sub> ( $\mu$ V)	I <sub>q</sub> /Ch ( $\mu$ A)	I <sub>B</sub> (pA)	GBW (MHz)	SR (V/ $\mu$ s)	SHUTDOWN	RAIL-TO-RAIL	SINGLES/DUALS/QUADS
TLV27x	2.7–16	500	550	1	3	2.4	—	O	S/D/Q
TLC27x	3–16	1100	675	1	1.7	3.6	—	—	S/D/Q
TLV237x	2.7–16	500	550	1	3	2.4	Yes	I/O	S/D/Q
TLC227x	4–16	300	1100	1	2.2	3.6	—	O	D/Q
TLV246x	2.7–6	150	550	1300	6.4	1.6	Yes	I/O	S/D/Q
TLV247x	2.7–6	250	600	2	2.8	1.5	Yes	I/O	S/D/Q
TLV244x	2.7–10	300	725	1	1.8	1.4	—	O	D/Q

† Typical values measured at 5 V, 25°C



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

TEXAS  
INSTRUMENTS

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright © 2002, Texas Instruments Incorporated

1



**TLV271, TLV272, TLV274**  
**FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT**  
**OPERATIONAL AMPLIFIERS**  
 SLOS351C – MARCH 2001 – REVISED JULY 2002

FAMILY PACKAGE TABLE

DEVICE	NUMBER OF CHANNELS	PACKAGE TYPES					SHUTDOWN	UNIVERSAL EVM BOARD
		PDIP	SOIC	SOT-23	TSSOP	MSOP		
TLV271	1	8	8	5	—	—	—	Refer to the EVM Selection Guide (Lit# SLOU060)
TLV272	2	8	8	—	—	8	—	
TLV274	4	14	14	—	14	—	—	

TLV271 AVAILABLE OPTIONS

T <sub>A</sub>	V <sub>IO</sub> MAX AT 25°C	PACKAGED DEVICES			
		SMALL OUTLINE (D) <sup>†</sup>	SOT-23		PLASTIC DIP (P)
			(DBV) <sup>‡</sup>	SYMBOL	
0°C to 70°C	5 mV	TLV271CD	TLV271CDBV	VBHC	—
–40°C to 125°C		TLV271ID	TLV271IDBV	VBHI	TLV271IP

<sup>†</sup> This package is available taped and reeled. To order this packaging option, add an R suffix to the part number (e.g., TLV271IDR).

<sup>‡</sup> This package is only available taped and reeled. For standard quantities (3,000 pieces per reel), add an R suffix (e.g., TLV270IDBVR). For smaller quantities (250 pieces per mini-reel), add a T suffix to the part number (e.g., TLV270IDBVT).

TLV272 AVAILABLE OPTIONS

T <sub>A</sub>	V <sub>IO</sub> MAX AT 25°C	PACKAGED DEVICES			
		SMALL OUTLINE (D) <sup>§</sup>	MSOP		PLASTIC DIP (P)
			(DGK) <sup>§</sup>	SYMBOL	
0°C to 70°C	5 mV	TLV272CD	TLV272CDGK	AVF	—
–40°C to 125°C		TLV272ID	TLV272IDGK	AVG	TLV272IP

<sup>§</sup> This package is available taped and reeled. To order this packaging option, add an R suffix to the part number (e.g., TLV272IDR).

TLV274 AVAILABLE OPTIONS

T <sub>A</sub>	V <sub>IO</sub> MAX AT 25°C	PACKAGED DEVICES		
		SMALL OUTLINE (D) <sup>¶</sup>	PLASTIC DIP (N)	TSSOP (PW) <sup>¶</sup>
–40°C to 125°C	TLV274ID	TLV274IN	TLV274IPW	


<sup>¶</sup> This package is available taped and reeled. To order this packaging option, add an R suffix to the part number (e.g., TLV274IDR).



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

**TLV271, TLV272, TLV274**  
**FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT**  
**OPERATIONAL AMPLIFIERS**  
 SLOS351C – MARCH 2001 – REVISED JULY 2002

**TLV27x PACKAGE PINOUTS**



**TLV271, TLV272, TLV274**  
**FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT**  
**OPERATIONAL AMPLIFIERS**  
 SLOS351C – MARCH 2001 – REVISED JULY 2002

**absolute maximum ratings over operating free-air temperature range (unless otherwise noted)<sup>†</sup>**

Supply voltage, $V_{DD}$ (see Note 1)	16.5 V
Differential input voltage, $V_{ID}$	$\pm V_{DD}$
Input voltage range, $V_I$ (see Note 1)	$-0.2$ V to $V_{DD} + 0.2$ V
Input current range, $I_I$	$\pm 10$ mA
Output current range, $I_O$	$\pm 100$ mA
Continuous total power dissipation	See Dissipation Rating Table
Operating free-air temperature range, $T_A$ : C suffix	$0^\circ\text{C}$ to $70^\circ\text{C}$
I suffix	$-40^\circ\text{C}$ to $125^\circ\text{C}$
Maximum junction temperature, $T_J$	$150^\circ\text{C}$
Storage temperature range, $T_{stg}$	$-65^\circ\text{C}$ to $150^\circ\text{C}$
Lead temperature 1.6 mm (1/16 inch) from case for 10 seconds	$260^\circ\text{C}$

<sup>†</sup> Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.  
 NOTE 1: All voltage values, except differential voltages, are with respect to GND.

**DISSIPATION RATING TABLE**

PACKAGE	$\theta_{JC}$ ( $^\circ\text{C}/\text{W}$ )	$\theta_{JA}$ ( $^\circ\text{C}/\text{W}$ )	$T_A \leq 25^\circ\text{C}$ POWER RATING	$T_A = 25^\circ\text{C}$ POWER RATING
D (8)	38.3	176	710 mW	396 mW
D (14)	26.9	122.3	1022 mW	531 mW
D (16)	25.7	114.7	1090 mW	567 mW
DBV (5)	55	324.1	385 mW	201 mW
DBV (6)	55	294.3	425 mW	221 mW
DGK (8)	54.23	259.96	481 mW	250 mW
DGS (10)	54.1	257.71	485 mW	252 mW
N (14, 16)	32	78	1600 mW	833 mW
P (8)	41	104	1200 mW	625 mW
PW (14)	29.3	173.6	720 mW	374 mW
PW (16)	28.7	161.4	774 mW	403 mW

**recommended operating conditions**

		MIN	MAX	UNIT
Supply voltage, $V_{DD}$	Single supply	2.7	16	V
	Split supply	$\pm 1.35$	$\pm 8$	
Common-mode input voltage range, $V_{ICR}$		0	$V_{DD} - 1.35$	V
Operating free-air temperature, $T_A$	C-suffix	0	70	$^\circ\text{C}$
	I-suffix	-40	125	



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

TLV271, TLV272, TLV274  
 FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT  
 OPERATIONAL AMPLIFIERS  
 SLOS351C – MARCH 2001 – REVISED JULY 2002

electrical characteristics at specified free-air temperature,  $V_{DD} = 2.7$  V, 5 V, and  $\pm 5$  V (unless otherwise noted)

dc performance

PARAMETER	TEST CONDITIONS	$T_A$ †	MIN	TYP	MAX	UNIT
$V_{IO}$ Input offset voltage	$V_{IC} = V_{DD}/2$ , $R_L = 150 \Omega$ , $V_O = V_{DD}/2$ , $R_S = 50 \Omega$	25°C		0.5	5	mV
		Full range			7	
$\alpha_{VIO}$ Offset voltage drift		25°C		2		$\mu$ V/°C
CMRR Common-mode rejection ratio	$V_{IC} = 0$ to $V_{DD}-1.35$ V, $R_S = 50 \Omega$	$V_{DD} = 2.7$ V	25°C	58	70	dB
			Full range	55		
	$V_{DD} = 5$ V	25°C	69	85		
		Full range	64			
	$V_{DD} = \pm 5$ V	25°C	69	85		
		Full range	66			
$A_{VD}$ Large-signal differential voltage amplification	$V_{O(PP)} = V_{DD}/2$ , $R_L = 10$ k $\Omega$	$V_{DD} = 2.7$ V	25°C	97	106	dB
			Full range	76		
	$V_{DD} = 5$ V	25°C	100	110		
		Full range	86			
	$V_{DD} = \pm 5$ V	25°C	100	115		
		Full range	90			

† Full range is 0°C to 70°C for C suffix and full range is –40°C to 125°C for I suffix. If not specified, full range is –40°C to 125°C.

input characteristics

PARAMETER	TEST CONDITIONS	$T_A$	MIN	TYP	MAX	UNIT
$I_{IO}$ Input offset current	$V_{DD} = 5$ V, $V_{IC} = V_{DD}/2$ , $V_O = V_{DD}/2$ , $R_S = 50 \Omega$	25°C		1	60	pA
		70°C			100	
		125°C			1000	
		Full range				
$I_{IB}$ Input bias current		25°C		1	60	pA
		70°C			100	
		125°C			1000	
$r_{i(d)}$ Differential input resistance		25°C		1000		G $\Omega$
$C_{iC}$ Common-mode input capacitance	$f = 21$ kHz	25°C		8		pF



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

TLV271, TLV272, TLV274  
 FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT  
 OPERATIONAL AMPLIFIERS  
 SLOS361C – MARCH 2001 – REVISED JULY 2002

electrical characteristics at specified free-air temperature,  $V_{DD} = 2.7$  V, 5 V, and  $\pm 5$  V (unless otherwise noted)

output characteristics

PARAMETER	TEST CONDITIONS	$T_A$ †	MIN TYP MAX		UNIT	
$V_{OH}$ High-level output voltage	$V_{IC} = V_{DD}/2$ , $I_{OH} = -1$ mA	$V_{DD} = 2.7$ V	25°C	2.55	2.58	V
			Full range	2.48		
		$V_{DD} = 5$ V	25°C	4.9	4.93	
			Full range	4.85		
		$V_{DD} = \pm 5$ V	25°C	4.92	4.96	
			Full range	4.9		
	$V_{IC} = V_{DD}/2$ , $I_{OH} = -5$ mA	$V_{DD} = 2.7$ V	25°C	1.9	2.1	
			Full range	1.5		
		$V_{DD} = 5$ V	25°C	4.6	4.68	
			Full range	4.5		
		$V_{DD} = \pm 5$ V	25°C	4.7	4.84	
			Full range	4.65		
$V_{OL}$ Low-level output voltage	$V_{IC} = V_{DD}/2$ , $I_{OL} = 1$ mA	$V_{DD} = 2.7$ V	25°C	0.1	0.15	V
			Full range	0.22		
		$V_{DD} = 5$ V	25°C	0.05	0.1	
			Full range	0.15		
		$V_{DD} = \pm 5$ V	25°C	-4.95	-4.92	
			Full range	-4.9		
	$V_{IC} = V_{DD}/2$ , $I_{OL} = 5$ mA	$V_{DD} = 2.7$ V	25°C	0.5	0.7	
			Full range	1.1		
		$V_{DD} = 5$ V	25°C	0.28	0.4	
			Full range	0.5		
		$V_{DD} = \pm 5$ V	25°C	-4.84	-4.7	
			Full range	-4.65		
$I_O$ Output current	$V_O = 0.5$ V from rail, $V_{DD} = 2.7$ V	Positive rail	25°C	4	mA	
		Negative rail	25°C	5		
	$V_O = 0.5$ V from rail, $V_{DD} = 5$ V	Positive rail	25°C	7		
		Negative rail	25°C	8		
	$V_O = 0.5$ V from rail, $V_{DD} = 10$ V	Positive rail	25°C	13		
		Negative rail	25°C	12		

† Full range is 0°C to 70°C for C suffix and full range is -40°C to 125°C for I suffix. If not specified, full range is -40°C to 125°C.  
 ‡ Depending on package dissipation rating



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

TLV271, TLV272, TLV274  
 FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT  
 OPERATIONAL AMPLIFIERS  
 SLOS351C – MARCH 2001 – REVISED JULY 2002

electrical characteristics at specified free-air temperature,  $V_{DD} = 2.7\text{ V}$ ,  $5\text{ V}$ , and  $\pm 5\text{ V}$  (unless otherwise noted) (continued)

power supply

PARAMETER	TEST CONDITIONS	$T_A$ †	MIN	TYP	MAX	UNIT
$I_{DD}$ Supply current (per channel)	$V_O = V_{DD}/2$	$V_{DD} = 2.7\text{ V}$	25°C	470	560	$\mu\text{A}$
		$V_{DD} = 5\text{ V}$	25°C	550	660	
		$V_{DD} = 10\text{ V}$	25°C	625	800	
		Full range			1000	
PSRR Supply voltage rejection ratio ( $\Delta V_{DD} / \Delta V_{IO}$ )	$V_{DD} = 2.7\text{ V to }16\text{ V}$ , No load	$V_{IC} = V_{DD}/2$	25°C	70	80	dB
			Full range	65		

† Full range is 0°C to 70°C for C suffix and full range is –40°C to 125°C for I suffix. If not specified, full range is –40°C to 125°C.

dynamic performance

PARAMETER	TEST CONDITIONS	$T_A$ †	MIN	TYP	MAX	UNIT
UGBW Unity gain bandwidth	$R_L = 2\text{ k}\Omega$ , $C_L = 10\text{ pF}$	$V_{DD} = 2.7\text{ V}$	25°C	2.4		MHz
		$V_{DD} = 5\text{ V to }10\text{ V}$	25°C	3		
SR Slew rate at unity gain	$V_{O(PP)} = V_{DD}/2$ , $C_L = 50\text{ pF}$ , $R_L = 10\text{ k}\Omega$	$V_{DD} = 2.7\text{ V}$	25°C	1.4	2.1	V/ $\mu\text{s}$
			Full range	1		
		$V_{DD} = 5\text{ V}$	25°C	1.6	2.4	V/ $\mu\text{s}$
			Full range	1.2		
		$V_{DD} = \pm 5\text{ V}$	25°C	1.8	2.6	V/ $\mu\text{s}$
			Full range	1.3		
$\phi_m$ Phase margin	$R_L = 2\text{ k}\Omega$	$C_L = 10\text{ pF}$	25°C	65		°
Gain margin	$R_L = 2\text{ k}\Omega$	$C_L = 10\text{ pF}$	25°C	18		dB
$t_s$ Settling time	$V_{DD} = 2.7\text{ V}$ , $V_{(STEP)PP} = 1\text{ V}$ , $A_V = -1$ , $C_L = 10\text{ pF}$ , $R_L = 2\text{ k}\Omega$	0.1%	25°C	2.9		$\mu\text{s}$
		$V_{DD} = 5\text{ V, } \pm 5\text{ V}$ , $V_{(STEP)PP} = 1\text{ V}$ , $A_V = -1$ , $C_L = 47\text{ pF}$ , $R_L = 2\text{ k}\Omega$		0.1%	2	

† Full range is 0°C to 70°C for C suffix and full range is –40°C to 125°C for I suffix. If not specified, full range is –40°C to 125°C.

noise/distortion performance

PARAMETER	TEST CONDITIONS	$T_A$	MIN	TYP	MAX	UNIT
THD + N Total harmonic distortion plus noise	$V_{DD} = 2.7\text{ V}$ , $V_{O(PP)} = V_{DD}/2$ , $R_L = 2\text{ k}\Omega$ , $f = 10\text{ kHz}$	$A_V = 1$	25°C	0.02%		
		$A_V = 10$		0.05%		
		$A_V = 100$		0.18%		
	$V_{DD} = 5\text{ V, } \pm 5\text{ V}$ , $V_{O(PP)} = V_{DD}/2$ , $R_L = 2\text{ k}\Omega$ , $f = 10\text{ K}$	$A_V = 1$	25°C	0.02%		
		$A_V = 10$		0.09%		
		$A_V = 100$		0.50%		
$V_n$ Equivalent input noise voltage	$f = 1\text{ kHz}$	25°C	39		nV/ $\sqrt{\text{Hz}}$	
	$f = 10\text{ kHz}$		35			
$I_n$ Equivalent input noise current	$f = 1\text{ kHz}$	25°C	0.6		fA/ $\sqrt{\text{Hz}}$	



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

TLV271, TLV272, TLV274  
 FAMILY OF 550- $\mu$ A/Ch 3-MHz RAIL-TO-RAIL OUTPUT  
 OPERATIONAL AMPLIFIERS  
 SLOS351C – MARCH 2001 – REVISED JULY 2002

TYPICAL CHARACTERISTICS

Table of Graphs

			FIGURE
CMRR	Common-mode rejection ratio	vs Frequency	1
	Input bias and offset current	vs Free-air temperature	2
VOL	Low-level output voltage	vs Low-level output current	3, 5, 7
VOH	High-level output voltage	vs High-level output current	4, 6, 8
V <sub>O(PP)</sub>	Peak-to-peak output voltage	vs Frequency	9
I <sub>DD</sub>	Supply current	vs Supply voltage	10
PSRR	Power supply rejection ratio	vs Frequency	11
A <sub>VD</sub>	Differential voltage gain & phase	vs Frequency	12
	Gain-bandwidth product	vs Free-air temperature	13
SR	Slew rate	vs Supply voltage	14
		vs Free-air temperature	15
$\phi_m$	Phase margin	vs Capacitive load	16
V <sub>n</sub>	Equivalent input noise voltage	vs Frequency	17
	Voltage-follower large-signal pulse response		18, 19
	Voltage-follower small-signal pulse response		20
	Inverting large-signal response		21, 22
	Inverting small-signal response		23
	Crosstalk	vs Frequency	24

13.1.8 DRIVERS IR2110



IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

Data Sheet No. PD60147 rev.U

**HIGH AND LOW SIDE DRIVER**


**Features**

- Floating channel designed for bootstrap operation  
 Fully operational to +500V or +600V  
 Tolerant to negative transient voltage  
 dV/dt immune
- Gate drive supply range from 10 to 20V
- Undervoltage lockout for both channels
- 3.3V logic compatible  
 Separate logic supply range from 3.3V to 20V  
 Logic and power ground  $\pm 5V$  offset
- CMOS Schmitt-triggered inputs with pull-down
- Cycle by cycle edge-triggered shutdown logic
- Matched propagation delay for both channels
- Outputs in phase with inputs

**Product Summary**


$V_{OFFSET}$ (IR2110)	500V max.
(IR2113)	600V max.
$I_{O+/-}$	2A / 2A
$V_{OUT}$	10 - 20V
$t_{on/off}$ (typ.)	120 & 94 ns
Delay Matching (IR2110)	10 ns max.
(IR2113)	20ns max.

**Packages**



**Description**

The IR2110/IR2113 are high voltage, high speed power MOSFET and IGBT drivers with independent high and low side referenced output channels. Proprietary HVIC and latch immune CMOS technologies enable ruggedized monolithic construction. Logic inputs are compatible with standard CMOS or LSTTL output, down to 3.3V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross-conduction. Propagation delays are matched to simplify use in high frequency applications. The floating channel can be used to drive an N-channel power MOSFET or IGBT in the high side configuration which operates up to 500 or 600 volts.





IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

International  
IGR Rectifier

**Absolute Maximum Ratings**

Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.

Symbol	Definition	Min.	Max.	Units	
V <sub>B</sub>	High side floating supply voltage (IR2110)	-0.3	525	V	
	(IR2113)	-0.3	625		
V <sub>S</sub>	High side floating supply offset voltage	V <sub>B</sub> - 25	V <sub>B</sub> + 0.3		
V <sub>HO</sub>	High side floating output voltage	V <sub>S</sub> - 0.3	V <sub>B</sub> + 0.3		
V <sub>CC</sub>	Low side fixed supply voltage	-0.3	25		
V <sub>LO</sub>	Low side output voltage	-0.3	V <sub>CC</sub> + 0.3		
V <sub>DD</sub>	Logic supply voltage	-0.3	V <sub>SS</sub> + 25		
V <sub>SS</sub>	Logic supply offset voltage	V <sub>CC</sub> - 25	V <sub>CC</sub> + 0.3		
V <sub>IN</sub>	Logic input voltage (HIN, LIN & SD)	V <sub>SS</sub> - 0.3	V <sub>DD</sub> + 0.3		
dV <sub>S</sub> /dt	Allowable offset supply voltage transient (figure 2)	—	50		V/ns
P <sub>D</sub>	Package power dissipation @ T <sub>A</sub> ≤ +25°C	(14 lead DIP)	—	1.6	W
		(16 lead SOIC)	—	1.25	
R <sub>THJA</sub>	Thermal resistance, junction to ambient	(14 lead DIP)	—	75	°C/W
		(16 lead SOIC)	—	100	
T <sub>J</sub>	Junction temperature	—	150	°C	
T <sub>S</sub>	Storage temperature	-55	150		
T <sub>L</sub>	Lead temperature (soldering, 10 seconds)	—	300		

**Recommended Operating Conditions**

The input/output logic timing diagram is shown in figure 1. For proper operation the device should be used within the recommended conditions. The V<sub>S</sub> and V<sub>SS</sub> offset ratings are tested with all supplies biased at 15V differential. Typical ratings at other bias conditions are shown in figures 36 and 37.

Symbol	Definition	Min.	Max.	Units	
V <sub>B</sub>	High side floating supply absolute voltage	V <sub>S</sub> + 10	V <sub>S</sub> + 20	V	
V <sub>S</sub>	High side floating supply offset voltage	(IR2110)	Note 1		500
		(IR2113)	Note 1		600
V <sub>HO</sub>	High side floating output voltage	V <sub>S</sub>	V <sub>B</sub>		
V <sub>CC</sub>	Low side fixed supply voltage	10	20		
V <sub>LO</sub>	Low side output voltage	0	V <sub>CC</sub>		
V <sub>DD</sub>	Logic supply voltage	V <sub>SS</sub> + 3	V <sub>SS</sub> + 20		
V <sub>SS</sub>	Logic supply offset voltage	-5 (Note 2)	5		
V <sub>IN</sub>	Logic input voltage (HIN, LIN & SD)	V <sub>SS</sub>	V <sub>DD</sub>		
T <sub>A</sub>	Ambient temperature	-40	125		°C

Note 1: Logic operational for V<sub>S</sub> of -4 to +500V. Logic state held for V<sub>S</sub> of -4V to -V<sub>BS</sub>. (Please refer to the Design Tip DT97-3 for more details).

Note 2: When V<sub>DD</sub> < 5V, the minimum V<sub>SS</sub> offset is limited to -V<sub>DD</sub>.

International  
**IR** Rectifier

## IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

### Dynamic Electrical Characteristics

$V_{BIAS}$  ( $V_{CC}$ ,  $V_{BS}$ ,  $V_{DD}$ ) = 15V,  $C_L$  = 1000 pF,  $T_A$  = 25°C and  $V_{SS}$  = COM unless otherwise specified. The dynamic electrical characteristics are measured using the test circuit shown in Figure 3.

Symbol	Definition	Figure	Min.	Typ.	Max.	Units	Test Conditions
$t_{on}$	Turn-on propagation delay	7	—	120	150	ns	$V_S = 0V$
$t_{off}$	Turn-off propagation delay	8	—	94	125		$V_S = 500V/600V$
$t_{sd}$	Shutdown propagation delay	9	—	110	140		$V_S = 500V/600V$
$t_r$	Turn-on rise time	10	—	25	35		
$t_f$	Turn-off fall time	11	—	17	25		
MT	Delay matching, HS & LS turn-on/off	(IR2110) (IR2113)	—	—	—		10 20

### Static Electrical Characteristics


$V_{BIAS}$  ( $V_{CC}$ ,  $V_{BS}$ ,  $V_{DD}$ ) = 15V,  $T_A$  = 25°C and  $V_{SS}$  = COM unless otherwise specified. The  $V_{IN}$ ,  $V_{TH}$  and  $I_{IN}$  parameters are referenced to  $V_{SS}$  and are applicable to all three logic input leads: HIN, LIN and SD. The  $V_O$  and  $I_O$  parameters are referenced to COM and are applicable to the respective output leads: HO or LO.

Symbol	Definition	Figure	Min.	Typ.	Max.	Units	Test Conditions
$V_{IH}$	Logic "1" input voltage	12	9.5	—	—	V	
$V_{IL}$	Logic "0" input voltage	13	—	—	6.0		
$V_{OH}$	High level output voltage, $V_{BIAS} - V_O$	14	—	—	1.2		$I_O = 0A$
$V_{OL}$	Low level output voltage, $V_O$	15	—	—	0.1		$I_O = 0A$
$I_{LK}$	Offset supply leakage current	16	—	—	50	$\mu A$	$V_B = V_S = 500V/600V$
$I_{QBS}$	Quiescent $V_{BS}$ supply current	17	—	125	230		$V_{IN} = 0V$ or $V_{DD}$
$I_{QCC}$	Quiescent $V_{CC}$ supply current	18	—	180	340		$V_{IN} = 0V$ or $V_{DD}$
$I_{QDD}$	Quiescent $V_{DD}$ supply current	19	—	15	30		$V_{IN} = 0V$ or $V_{DD}$
$I_{IN+}$	Logic "1" input bias current	20	—	20	40		$V_{IN} = V_{DD}$
$I_{IN-}$	Logic "0" input bias current	21	—	—	1.0	$V_{IN} = 0V$	
$V_{BSUV+}$	$V_{BS}$ supply undervoltage positive going threshold	22	7.5	8.6	9.7	V	
$V_{BSUV-}$	$V_{BS}$ supply undervoltage negative going threshold	23	7.0	8.2	9.4		
$V_{CCUV+}$	$V_{CC}$ supply undervoltage positive going threshold	24	7.4	8.5	9.6		
$V_{CCUV-}$	$V_{CC}$ supply undervoltage negative going threshold	25	7.0	8.2	9.4		
$I_{O+}$	Output high short circuit pulsed current	26	2.0	2.5	—	A	$V_O = 0V$ , $V_{IN} = V_{DD}$ $PW \leq 10 \mu s$
$I_{O-}$	Output low short circuit pulsed current	27	2.0	2.5	—		$V_O = 15V$ , $V_{IN} = 0V$ $PW \leq 10 \mu s$

**IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF**

International  
**IR** Rectifier

**Functional Block Diagram**



**Lead Definitions**

Symbol	Description
V <sub>DD</sub>	Logic supply
HIN	Logic input for high side gate driver output (HO), in phase
SD	Logic input for shutdown
LIN	Logic input for low side gate driver output (LO), in phase
V <sub>SS</sub>	Logic ground
V <sub>B</sub>	High side floating supply
HO	High side gate drive output
V <sub>S</sub>	High side floating supply return
V <sub>CC</sub>	Low side supply
LO	Low side gate drive output
COM	Low side return

International  
**IR** Rectifier

**IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF**

**Lead Assignments**

<p>8 HO 7        9 VDD VB 6        10 HIN VS 5        11 SD 4        12 LIN VCC 3        13 VSS COM 2        14 LO 1</p> <p>14 Lead PDIP  <b>IR2110/IR2113</b></p>	<p>9 HO 8        10 VB 7        11 VDD VS 6        12 HIN 5        13 SD 4        14 LIN VCC 3        15 VSS COM 2        16 LO 1</p> <p>16 Lead SOIC (Wide Body)  <b>IR2110S/IR2113S</b></p>
<p>8 HO 7        9 VDD VB 6        10 HIN VS 5        11 SD 4        12 LIN VCC 3        13 VSS COM 2        14 LO 1</p> <p>14 Lead PDIP w/o lead 4  <b>IR2110-1/IR2113-1</b></p>	<p>8 HO 7        9 VDD VB 6        10 HIN VS 5        11 SD 4        12 LIN VCC 3        13 VSS COM 2        14 LO 1</p> <p>14 Lead PDIP w/o leads 4 &amp; 5  <b>IR2110-2/IR2113-2</b></p>
<p><b>Part Number</b></p>	

## 13.1.9 OPTOACOPLADOR PC817X

**SHARP**

PC817X Series

# PC817X Series

## DIP 4pin General Purpose Photocoupler

\*4-channel package type is also available.  
 (model No. **PC847X Series**)



### ■ Description

**PC817X Series** contains an IRED optically coupled to a phototransistor.

It is packaged in a 4pin DIP, available in wide-lead spacing option and SMT gullwing lead-form option.

Input-output isolation voltage(rms) is 5.0kV.

Collector-emitter voltage is 80V(\*) and CTR is 50% to 600% at input current of 5mA.

### ■ Features

1. 4pin DIP package
2. Double transfer mold package (Ideal for Flow Soldering)
3. High collector-emitter voltage ( $V_{CE0}$ :80V<sup>(\*)</sup>)
4. Current transfer ratio (CTR : MIN. 50% at  $I_F=5$  mA,  $V_{CE}=5$ V)
5. Several CTR ranks available
6. High isolation voltage between input and output ( $V_{iso(rms)}$  : 5.0 kV)

(\*) Up to Date code "P7" (July 2002)  $V_{CE0}$  : 35V.  
 From the production Date code "J5" (May 1997) to "P7" (July 2002), however the products were screened by  $BV_{CE0} \geq 70$ V.

### ■ Agency approvals/Compliance

1. Recognized by UL1577 (Double protection isolation), file No. E64380 (as model No. **PC817**)
2. Package resin : UL flammability grade (94V-0)

### ■ Applications


1. I/O isolation for MCUs (Micro Controller Units)
2. Noise suppression in switching circuits
3. Signal transmission between circuits of different potentials and impedances

Notice The content of data sheet is subject to change without prior notice.  
 In the absence of confirmation by device specification sheets, SHARP takes no responsibility for any defects that may occur in equipment using any SHARP devices shown in catalogs, data books, etc. Contact SHARP in order to obtain the latest device specification sheets before using any SHARP device.

**SHARP**


PC817X Series

Internal Connection Diagram



Outline Dimensions

(Unit : mm)



Product mass : approx. 0.21g

Sheet No. : D2-A03101EN

**SHARP**

**PC817X Series**

**Date code (2 digit)**

1st digit				2nd digit	
Year of production				Month of production	
A.D.	Mark	A.D.	Mark	Month	Mark
1990	A	2002	P	January	1
1991	B	2003	R	February	2
1992	C	2004	S	March	3
1993	D	2005	T	April	4
1994	E	2006	U	May	5
1995	F	2007	V	June	6
1996	H	2008	W	July	7
1997	J	2009	X	August	8
1998	K	2010	A	September	9
1999	L	2011	B	October	0
2000	M	2012	C	November	N
2001	N	∴	∴	December	D

repeats in a 20 year cycle

**Factory identification mark**

Factory identification Mark	Country of origin
no mark	Japan
■	
▲	Indonesia
▢	Philippines
▼	China

\* This factory marking is for identification purpose only.  
 Please contact the local SHARP sales representative to see the actual status of the production.

**Rank mark**

Refer to the Model Line-up table

**SHARP**

PC817X Series

■ **Absolute Maximum Ratings** (T<sub>a</sub>=25°C)

	Parameter	Symbol	Rating	Unit		
Input	Forward current	I <sub>F</sub>	50	mA		
	<sup>*1</sup> Peak forward current	I <sub>FM</sub>	1	A		
	Reverse voltage	V <sub>R</sub>	6	V		
	Power dissipation	P	70	mW		
Output	Collector-emitter voltage	V <sub>CE0</sub>	<sup>*4</sup> 80	V		
	Emitter-collector voltage	V <sub>ECO</sub>	6	V		
	Collector current	I <sub>C</sub>	50	mA		
	Collector power dissipation	P <sub>C</sub>	150	mW		
Total power dissipation				P <sub>tot</sub>	200	mW
<sup>*2</sup> Isolation voltage				V <sub>iso (rms)</sub>	5.0	kV
Operating temperature				T <sub>OPF</sub>	-30 to +100	°C
Storage temperature				T <sub>stg</sub>	-55 to +125	°C
<sup>*3</sup> Soldering temperature				T <sub>sol</sub>	260	°C

<sup>\*1</sup> Pulse width ≤ 100μs, Duty ratio : 0.001

<sup>\*2</sup> 40 to 60%RH, AC for 1minute, f=60Hz

<sup>\*3</sup> For 10s

<sup>\*4</sup> Up to Date code "P7" (July 2002) V<sub>CE0</sub> : 35V.

■ **Electro-optical Characteristics**

(T<sub>a</sub>=25°C)

	Parameter	Symbol	Conditions	MIN.	TYP.	MAX.	Unit	
Input	Forward voltage	V <sub>F</sub>	I <sub>F</sub> =20mA	-	1.2	1.4	V	
	Peak forward voltage	V <sub>FM</sub>	I <sub>FM</sub> =0.5A	-	-	3.0	V	
	Reverse current	I <sub>R</sub>	V <sub>R</sub> =4V	-	-	10	μA	
	Terminal capacitance	C <sub>t</sub>	V=0, f=1kHz	-	30	250	pF	
Output	Collector dark current	I <sub>CBO</sub>	V <sub>CE</sub> =50V, I <sub>F</sub> =0	-	-	100	nA	
	Collector-emitter breakdown voltage	BV <sub>CE0</sub>	I <sub>C</sub> =0.1mA, I <sub>F</sub> =0	<sup>*5</sup> 80	-	-	V	
	Emitter-collector breakdown voltage	BV <sub>ECO</sub>	I <sub>E</sub> =10μA, I <sub>F</sub> =0	6	-	-	V	
Transfer characteristics	Collector current	I <sub>C</sub>	I <sub>F</sub> =5mA, V <sub>CE</sub> =5V	2.5	-	30.0	mA	
	Collector-emitter saturation voltage	V <sub>CE(sat)</sub>	I <sub>F</sub> =20mA, I <sub>C</sub> =1mA	-	0.1	0.2	V	
	Isolation resistance	R <sub>ISO</sub>	DC500V, 40 to 60%RH	5×10 <sup>10</sup>	1×10 <sup>11</sup>	-	Ω	
	Floating capacitance	C <sub>f</sub>	V=0, f=1MHz	-	0.6	1.0	pF	
	Cut-off frequency	f <sub>c</sub>	V <sub>CE</sub> =5V, I <sub>C</sub> =2mA, R <sub>L</sub> =100Ω, -3dB	-	80	-	kHz	
	Response time	Rise time	t <sub>r</sub>	V <sub>CE</sub> =2V, I <sub>C</sub> =2mA, R <sub>L</sub> =100Ω	-	4	18	μs
		Fall time	t <sub>f</sub>		-	3	18	μs


<sup>\*5</sup> From the production Date code "J5" (May 1997) to "P7" (July 2002), however the products were screened by BV<sub>CE0</sub>≥70V.

Sheet No.: D2-A03101EN




## 13.2 ESQUEMAS DE LA PCB

### 13.2.1 CARA TOP



*Figura 12.1. Cara top de la PCB.*

### 13.2.2 CARA BOTTON



*Figura 12.2. Cara botton de la PCB.*

