Low power channel selection filtering for highly integrated wireless receivers
Fecha
2013Autor
Director
Versión
Acceso abierto / Sarbide irekia
Tipo
Tesis doctoral / Doktoretza tesia
Impacto
|
nodoi-noplumx
|
Resumen
En este trabajo de investigación, se han propuesto y aplicado nuevas
técnicas de baja tensión y bajo consumo en diseño analógico para implementar
varios circuitos, principalmente filtros Gm-C. La tesis está estructurada en niveles
ordenados de abajo hacia arriba: técnicas básicas a nivel de dispositivo se
proponen en primer lugar, seguidas por la introducción de nuevas topologías de
circuito ...
[++]
En este trabajo de investigación, se han propuesto y aplicado nuevas
técnicas de baja tensión y bajo consumo en diseño analógico para implementar
varios circuitos, principalmente filtros Gm-C. La tesis está estructurada en niveles
ordenados de abajo hacia arriba: técnicas básicas a nivel de dispositivo se
proponen en primer lugar, seguidas por la introducción de nuevas topologías de
circuitos a nivel de celda, y finalmente por la obtención de nuevos diseños a nivel
de sistema.
A nivel de dispositivo, la mayor contribución de este trabajo es el
empleo de transistores de puerta flotante (FG: Floating-Gate) y puerta cuasiflotante
(QFG: Quasi-Floating Gate), cuyo objetivo es la reducción del consumo
de potencia. Mediante su empleo se han propuesto nuevas topologías a nivel de
circuito, siendo un transconductor sintonizable clase AB adaptado a los requisitos
de baja tensión y bajo consumo de los sistemas de comunicaciones modernos la
más importante de ellas. Este circuito utiliza como esquema de sintonía un divisor
resistivo implementado con transistores MOS operando en la región de triodo.
Finalmente, a nivel de sistema, se han conseguido nuevos diseños que
utilizan en su implementación los circuitos propuestos. De hecho, como resultado
final, se propone un filtro Butterworth Gm- C paso bajo sintonizable de orden 3
aplicable a la selección de canal en un receptor de conversión directa. A fin de
mejorarlo, se han propuesto también sistemas de sintonía automática. Además, se
ha implementado también un VGA que emplea el mismo circuito básico, y que
presenta un ancho de banda constante para todas las ganancias. Ambos son
bloques importantes en un receptor inalámbrico de conversión directa.
Todos los circuitos propuestos en esta tesis han sido fabricados usando
una tecnología CMOS n-well doble-poly de 0.5μm. Además, los resultados de las
medidas experimentales son presentados y analizados en cada caso para validar el
funcionamiento del correspondiente diseño. Asimismo, se incluyen explicaciones
teóricas y procedimientos de diseño a modo de validación del potencial de los
circuitos propuestos en el campo del diseño de baja tensión y bajo consumo. [--]
In this research work, low-voltage and low-power techniques have been
applied to implement novel analog circuits, mainly Gm-C filters. The structure of
the thesis follows a bottom-up scheme: basic techniques at device level are
proposed in the first place, followed by the introduction of novel circuit
topologies at cell level, and finally the achievement of new designs at system level.
At de ...
[++]
In this research work, low-voltage and low-power techniques have been
applied to implement novel analog circuits, mainly Gm-C filters. The structure of
the thesis follows a bottom-up scheme: basic techniques at device level are
proposed in the first place, followed by the introduction of novel circuit
topologies at cell level, and finally the achievement of new designs at system level.
At device level the main contribution of this work is the employment of
Floating-Gate (FG) and Quasi-Floating-Gate (QFG) transistors in order to
reduce the power consumption. By using them, new topologies are proposed at
cell level, being a high-performance tunable class AB transconductor well adapted
to low power and low voltage environments the most important one. This circuit
employs a resistive divider implemented by MOS transistors operating in triode
region as tuning scheme.
Regarding system level, new designs have been achieved by employing
these novel cells. In fact, as a final result, this dissertation introduces a new
tunable highly-linear third-order Butterworth low-pass Gm-C filter, suitable for
channel selection filtering in a Zero-IF receiver. Automatic tuning systems are
also proposed to improve it. Moreover, a VGA is also implemented by employing
the same basic cell. It operates with constant bandwidth for all the gain settings.
Both are important blocks in a Zero-IF wireless receiver.
All the proposed circuits have been fabricated using a 0.5μm doublepoly
n-well CMOS technology, and the corresponding measurement results are
provided and analyzed to validate their operation. Furthermore, different
approaches to obtain the final designs are discussed together with theoretical
analysis to fully explore the potential of the resulting circuits and systems in the
scenario of low-power low-voltage applications. [--]
Materias
Diseño de circuitos,
Tecnología de catálisis,
Wireless technologies
Departamento
Universidad Pública de Navarra. Departamento de Ingeniería Eléctrica y Electrónica /
Nafarroako Unibertsitate Publikoa. Ingeniaritza Elektrikoa eta Elektronikoa Saila
Programa de doctorado
Entidades Financiadoras
Las aportaciones económicas de los siguientes organismos han hecho posible esta tesis: 1) Comisión Interministerial de Ciencia y Tecnología, mediante los proyectos TEC2007-67460-C03-01/MIC y TEC2010-21563-C0201/MIC; 2) Universidad Pública de Navarra, mediante sus programas de ayudas a tesis doctorales.