Estudio, comparación e implementación de algoritmos PLL. Nuevo algoritmo PLL robusto ante perturbaciones en la red

Abstract

En los últimos años, debido al incremento de sistemas electrónicos de potencia que trabajan conectados a la red eléctrica debido a la implantación de las energías renovables, ha habido un interés creciente en el estudio de diferentes topologías de PLL aplicables a sistemas trifásicos. La correcta sincronización con la red es un aspecto importante para el adecuado funcionamiento del control de convertidores conectados a la red eléctrica. Esta tarea normalmente es realizada por el PLL (Phase Locked Loop). El objetivo de los PLL es la sincronización exacta del control del convertido, con la fase de la secuencia positiva de la armónica fundamental de la tensión de red. Normalmente el PLL es un algoritmo realimentado por la frecuencia que, a partir de la tensión trifásica de la red y el ángulo obtenido a partir del propio algoritmo, realiza la transformación de Park y trata de hacer 0 una de las dos componentes (normalmente la q) para asegurar que el ángulo obtenido es el correcto. La red puede presentar alteraciones que provoquen que el ángulo generado por el PLL no sea el adecuado. Estos errores pueden ser debidos a: Presencia de componente continua en la red; escalones en la amplitud de tensión o frecuencia; presencia de armónicos en la red; desequilibrios en la red; derivas en frecuencia. Cuando una de estas alteraciones o varias está presentes en la red el PLL obtiene un ángulo retorcido o desfasado que no es el que nos interesa. En el proyecto se determinará por qué estas alteraciones en la red hacen que el PLL no cumpla su función correctamente, se hará un análisis de las soluciones que actualmente se están utilizando con sus ventajas e inconvenientes, se propondrá una nueva y se programará en ARDUINO para hacer un análisis real y compararla con las otras 2 que mejores resultados obtienen hoy en día.