Person: Garde Luque, María Pilar
Loading...
Email Address
person.page.identifierURI
Birth Date
Research Projects
Organizational Units
Job Title
Last Name
Garde Luque
First Name
María Pilar
person.page.departamento
Ingeniería Eléctrica y Electrónica
person.page.instituteName
ORCID
0000-0002-3228-7873
person.page.upna
811051
Name
12 results
Search Results
Now showing 1 - 10 of 12
Publication Open Access On the optimal current followers for wide-swing current-efficient amplifiers(IEEE, 2018) López Martín, Antonio; Garde Luque, María Pilar; Carvajal, Ramón G.; Ramírez-Angulo, Jaime; Ingeniería Eléctrica, Electrónica y de Comunicación; Ingeniaritza Elektrikoa, Elektronikoaren eta Telekomunikazio IngeniaritzarenThe design of various current followers for the implementation of OTAs with high slew rate and current efficiency is addressed. Two basic current follower topologies are compared, and modifications of both followers to improve these parameters are presented. As an application example, an enhanced recycling folded cascode OTA is proposed. Measurement results of the OTA fabricated in a 0.5 μm CMOS process show a 260% and 180% improvement in SR and GBW, respectively, for the same power consumption.Publication Open Access Wide-swing class AB regulated cascode current mirror(IEEE, 2020) Garde Luque, María Pilar; López Martín, Antonio; Cruz Blas, Carlos Aristóteles de la; Carvajal, Ramón G.; Ramírez-Angulo, Jaime; Institute of Smart Cities - ISCA micropower regulated cascode CMOS current mirror is presented, combining floating gate and quasi floating gate MOS transistors to achieve both wide swing and class AB operation, respectively. Measurement results for a 0.5 μm CMOS test chip prototype are included, showing that the current mirror can provide a THD at 100 kHz of -44 dB for a supply voltage of ±0.75 V and input current amplitudes 20 times larger than the bias current.Publication Open Access Power-efficient CMOS circuits for energy harvesting supplied IoT systems(2019) Garde Luque, María Pilar; López Martín, Antonio; Ingeniería Eléctrica, Electrónica y de Comunicación; Ingeniaritza Elektrikoa, Elektronikoaren eta Telekomunikazio Ingeniaritzaren; Universidad Pública de Navarra / Nafarroako Unibertsitate PublikoaEn esta tesis se han aplicado técnicas de baja tensión y bajo consumo para implementar nuevos circuitos analógicos (principalmente amplificadores). Estos circuitos están orientados a dispositivos energéticamente autónomos como los utilizados en muchos escenarios del Internet de las Cosas (IoT). La estructura de la tesis es la siguiente: se proponen técnicas básicas para operación en baja tensión y bajo consumo, tanto a nivel de celda como a nivel de dispositivo, seguido por varios bloques básicos novedosos que utilizan dichas técnicas y finalmente por la obtención de nuevos diseños a nivel de subsistema. A nivel de celda, diferentes amplificadores energéticamente eficientes se proponen en este trabajo. Estos se obtienen combinando diferentes técnicas de baja tensión. Las principales son el uso de transistores de puerta cuasi-flotante (Quasi-Floating Gate o QFG) y algunas técnicas de polarización adaptativa, entre las que destacan el seguidor de tensión plegado (en inglés, Flipped Voltage Follower o FVF) y la realimentación local de modo común (Local Common-Mode Feedback o LCMFB). Estas técnicas pueden aplicarse tanto a amplificadores diferenciales como no diferenciales, creando así diferentes topologías. Los circuitos propuestos se comparan con otras publicaciones relevantes, mostrando un funcionamiento muy competitivo. A nivel de subsistema, otra técnica de baja tensión, basada en el uso de fuentes de tensión flotantes, se emplea para diseñar tres bloques, dos de los cuales están relacionados con la conversión analógico-digital (A/D). Los circuitos propuestos han sido fabricados usando diferentes tecnologías CMOS (130 nm, 180 nm y 0.5 μm) y los correspondientes resultados de las medidas son presentados y analizados para validar su funcionamiento. Además, se han realizado análisis teóricos para explorar el potencial de los circuitos y subsistemas resultantes en aplicaciones de bajo consumo y baja tensión.Publication Open Access Super class AB RFC OTA using non-linear current mirrors(Institution of Engineering and Technology, 2018) Garde Luque, María Pilar; López Martín, Antonio; Carvajal, Ramón G.; Galán, J.A.; Ramírez-Angulo, Jaime; Institute of Smart Cities - ISCAn alternative approach to the design of super class AB recycling folded cascode operational transconductance amplifiers is proposed. Instead of using local common-mode feedback for boosting dynamic currents, simple current mirrors with input transistors entering triode region for large currents are employed. Measurement results from a 0.5 μm CMOS test chip validate the proposal.Publication Open Access Class AB amplifier with enhanced slew rate and GBW(John Wiley & Sons, 2019) Garde Luque, María Pilar; López Martín, Antonio; Algueta-Miguel, Jose M.; Ramírez-Angulo, Jaime; González Carvajal, Ramón; Ingeniería Eléctrica y Electrónica; Ingeniaritza Elektrikoa, Elektronikoaren eta Telekomunikazio IngeniaritzarenThe design of a micropower class AB operational transconductance amplifier with large dynamic current to quiescent current ratio is addressed. It is based on a compact and power-efficient adaptive biasing circuit and a class AB current follower using the Quasi-Floating Gate (QFG) technique. The amplifier has been designed and fabricated in a 0.5 um CMOS process. Simulation and measurement results show a slew rate (SR) improvement factor versus the class A version larger than 4 for the same supply voltage and bias currents, as well as enhanced small-signal performance.Publication Open Access 1-V 15-μW 130-nm CMOS super class AB OTA(IEEE, 2020) López Martín, Antonio; Algueta-Miguel, Jose M.; Garde Luque, María Pilar; Carvajal, Ramón G.; Ramírez-Angulo, Jaime; Institute of Smart Cities - ISCA super class AB recycling folded cascode amplifier in 130 nm CMOS is presented. It combines for the first time adaptive biasing of the differential input pair, nonlinear current mirrors with current starving and dynamic biasing of the cascode transistors in the output branch. Measurements using a ±0.5V supply show slew rate and gain bandwidth product improvement factors of 26 and 112 versus the conventional topology for the same bias currents, yielding the highest combined FoM to date.Publication Open Access Diseño de circuitos CMOS de ultra bajo consumo para energy harvesting(2014) Garde Luque, María Pilar; López Martín, Antonio; Escuela Técnica Superior de Ingenieros Industriales y de Telecomunicación; Telekomunikazio eta Industria Ingeniarien Goi Mailako Eskola Teknikoa; Ingeniería Eléctrica y Electrónica; Ingeniaritza Elektrikoa eta ElektronikoaLas redes de sensores inalámbricas están logrando un desarrollo notable en multitud de aplicaciones, por lo que se prevé que sea una de las tecnologías de mayor desarrollo en los próximos años. En especial, su aplicación en entornos de Inteligencia Ambiental (Ambient Intelligence, AmI) es una de las más destacadas. Este término hace referencia a la perfecta integración de la tecnología en el entorno (hogar, automóvil, oficina, ecosistemas, etc.). Esto provoca que las inversiones de instituciones y capital privado sea cada vez mayor, generando así una gran expectativa. Sin embargo muchos escenarios AmI requieren una infinidad de nodos microsensores inalámbricos formando redes ad hoc para la captación, procesado, y transmisión de información. Esta visión no es energéticamente viable si no se logra una considerable reducción en el consumo de estos nodos. Para que el despliegue de estas redes de nodos alimentados por baterías sea factible, debería lograrse que estos microsensores fueran altamente integrados y energéticamente eficientes. Ambos factores permiten la reducción del tamaño del microsensor, de su coste y de su impacto medioambiental. Entre los objetivos más deseados se encuentran el desarrollo de sistemas electrónicos que permitan una mayor eficiencia en la captación de energía y al tiempo una mayor densidad de integración que minimice el tamaño del microsensor. Ambos aspectos están muy ligados ya que una mayor eficiencia permite reducir las dimensiones del transductor que capta energía (fotodiodo, acelerómetro, etc.). Este proyecto pretende contribuir en esta línea mediante el desarrollo de circuitos microelectrónicos de alta eficiencia para la captación, almacenamiento y gestión de la energía disponible en el entorno.Publication Open Access Energy-efficient amplifiers based on quasi-floating gate techniques(MDPI, 2021) López Martín, Antonio; Garde Luque, María Pilar; Algueta-Miguel, Jose M.; Beloso Legarra, Javier; González Carvajal, Ramón; Ramírez-Angulo, Jaime; Ingeniaritza Elektrikoa, Elektronikoaren eta Telekomunikazio Ingeniaritzaren; Institute of Smart Cities - ISC; Ingeniería Eléctrica, Electrónica y de ComunicaciónEnergy efficiency is a key requirement in the design of amplifiers for modern wireless applications. The use of quasi-floating gate (QFG) transistors is a very convenient approach to achieve such energy efficiency. We illustrate different QFG circuit design techniques aimed to implement low-voltage energy-efficient class AB amplifiers. A new super class AB QFG amplifier is presented as a design example including some of the techniques described. The amplifier has been fabricated in a 130 nm CMOS test chip prototype. Measurement results confirm that low-voltage ultra low power amplifiers can be designed preserving at the same time excellent small-signal and large-signal performance.Publication Open Access Super class AB RFC OTA with adaptive local common-mode feedback(Institution of Engineering and Technology, 2018) Garde Luque, María Pilar; López Martín, Antonio; Carvajal, Ramón G.; Ramírez-Angulo, Jaime; Ingeniaritza Elektrikoa, Elektronikoaren eta Telekomunikazio Ingeniaritzaren; Institute of Smart Cities - ISC; Ingeniería Eléctrica, Electrónica y de ComunicaciónA super class AB recycling folded cascode operational transconductance amplifier is presented. It employs local common-mode feedback using two matched tuneable active resistors, allowing to adapt the amplifier to different process variations and loads. Measurement results from a test chip prototype fabricated in a 0.5 μm CMOS process validate the proposal.Publication Open Access Enhanced single-stage folded cascode OTA suitable for large capacitive loads(IEEE, 2018) López Martín, Antonio; Garde Luque, María Pilar; Algueta-Miguel, Jose M.; Cruz Blas, Carlos Aristóteles de la; Carvajal, Ramón G.; Ramírez-Angulo, Jaime; Institute of Smart Cities - ISCAn enhanced single-stage folded cascode operational transconductance amplifier able to drive large capacitive loads is presented. Circuits that adaptively bias the input differential pair and the current folding stage are employed, which provide class AB operation with dynamic current boosting and increased gainbandwidth (GBW) product. Measurement results of a test chip prototype fabricated in a 0.5-µm CMOS process show an increase in slew rate and GBW by a factor of 30 and 15, respectively, versus the class A version using the same supply voltage and bias currents. Overhead in other performance metrics is small.