García Lasheras, Javier2017-08-182017-08-182007https://academica-e.unavarra.es/handle/2454/25200Trabajo presentado a las Jornadas de Computacion Reconfigurable y Aplicaciones (JCRA'07) = Spanish Workshop on Reconfigurable Computing and Applications, Zaragoza (2007)Versión en inglés en https://hdl.handle.net/2454/25201Este artículo presenta un nuevo modelo para la implementación de Sistemas Globalmente Asíncronos – Localmente Síncronos (GALS) sobre Matrices de Puertas Programables por Campo (FPGA) comerciales. Esta nueva visión está orientada a disminuir la cantidad de lógica extra que trabajos previos en este campo muestran al aplicar técnicas GALS a dispositivos lógicos programables. La aproximación propuesta se fundamenta en un nuevo protocolo de handshaking basado en transiciones de paridad para las tareas de transferencia de datos y generación de reloj. La habilidad de la metodología presentada para seleccionar retardos de forma inteligente permite la implementación de una variedad de nuevas técnicas para la mitigación de interferencia electromagnética y la adaptación a los cambios del entorno del dispositivo.7 p.application/pdfspaGALSFPGAinfo:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/openAccess