Show simple item record

dc.creatorGarcía Lasheras, Javieres_ES
dc.date.accessioned2017-08-18T10:39:26Z
dc.date.available2017-08-18T10:39:26Z
dc.date.issued2007
dc.identifier.urihttps://hdl.handle.net/2454/25200
dc.descriptionTrabajo presentado a las Jornadas de Computacion Reconfigurable y Aplicaciones (JCRA'07) = Spanish Workshop on Reconfigurable Computing and Applications, Zaragoza (2007)es_ES
dc.descriptionVersión en inglés en https://hdl.handle.net/2454/25201es_ES
dc.description.abstractEste artículo presenta un nuevo modelo para la implementación de Sistemas Globalmente Asíncronos – Localmente Síncronos (GALS) sobre Matrices de Puertas Programables por Campo (FPGA) comerciales. Esta nueva visión está orientada a disminuir la cantidad de lógica extra que trabajos previos en este campo muestran al aplicar técnicas GALS a dispositivos lógicos programables. La aproximación propuesta se fundamenta en un nuevo protocolo de handshaking basado en transiciones de paridad para las tareas de transferencia de datos y generación de reloj. La habilidad de la metodología presentada para seleccionar retardos de forma inteligente permite la implementación de una variedad de nuevas técnicas para la mitigación de interferencia electromagnética y la adaptación a los cambios del entorno del dispositivo.es_ES
dc.format.extent7 p.
dc.format.mimetypeapplication/pdfen
dc.language.isospaen
dc.subjectGALSen
dc.subjectFPGAen
dc.titleImplementación eficiente de sistemas GALS sobre FPGAses_ES
dc.typeContribución a congreso / Biltzarrerako ekarpenaes
dc.typeinfo:eu-repo/semantics/conferenceObjecten
dc.contributor.departmentUniversidad Pública de Navarra. Departamento de Ingeniería Eléctrica y Electrónicaes_ES
dc.contributor.departmentNafarroako Unibertsitate Publikoa. Ingeniaritza Elektriko eta Elektronikoa Sailaeu
dc.rights.accessRightsAcceso abierto / Sarbide irekiaes
dc.rights.accessRightsinfo:eu-repo/semantics/openAccessen


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record