Convertidor A/D de aproximaciones sucesivas de bajo consumo

Cenoz Villanueva, Iñigo

Publication:
Convertidor A/D de aproximaciones sucesivas de bajo consumo

dc.contributor.advisorTFE	López Martín, Antonio
dc.contributor.affiliation	Escuela Técnica Superior de Ingenieros Industriales y de Telecomunicación	es_ES
dc.contributor.affiliation	Telekomunikazio eta Industria Ingeniarien Goi Mailako Eskola Teknikoa	eu
dc.contributor.author	Cenoz Villanueva, Iñigo
dc.contributor.department	Ingeniería Eléctrica y Electrónica	es_ES
dc.contributor.department	Ingeniaritza Elektrikoa eta Elektronikoa	eu
dc.date.accessioned	2013-03-15T11:33:25Z
dc.date.available	2013-03-15T11:33:25Z
dc.date.issued	2013
dc.description.abstract	Se pretende diseñar un convertidor analógico/digital (A/D) de ultra bajo consumo en tecnología CMOS para su aplicación en nodos microsensores de redes de monitorización distribuida. Estos nodos combinan sensado, procesado, comunicaciones y gestión de energía en un volumen muy reducido. La energía disponible es muy limitada, siendo necesario el empleo de circuitos de ultra bajo consumo. En el proyecto se plantea como solución de diseño una arquitectura de A/D de aproximaciones sucesivas (SAR) por estar bien adaptada a los requerimientos de esta aplicación. Se pretende como objetivo de diseño una topología de 8 bits y 100KS/s con un consumo estático inferior a 1µW.	es_ES
dc.description.degree	Ingeniería de Telecomunicación	es_ES
dc.description.degree	Telekomunikazio Ingeniaritza	eu
dc.format.mimetype	application/pdf	en
dc.identifier.other	0000577999	es_ES
dc.identifier.uri	https://academica-e.unavarra.es/handle/2454/7004
dc.language.iso	spa	en
dc.rights.accessRights	info:eu-repo/semantics/openAccess	en
dc.rights.accessRights	Acceso abierto / Sarbide irekia	es
dc.subject	Convertidores analógicos / digitales	es_ES
dc.subject	Ultra bajo consumo	es_ES
dc.title	Convertidor A/D de aproximaciones sucesivas de bajo consumo	es_ES
dc.type	info:eu-repo/semantics/masterThesis
dspace.entity.type	Publication